| 1 | (A) 3-stage dual-residue capacitive interpolation pipelined-SAR ADC = 세 번째 단을 갖는 이중 잔류 용량성 인터폴레이션 파이프라인 축차비교형 아날로그-디지털 변환기link Hong, Ji-Un; 홍지운; et al, 한국과학기술원, 2024 |
| 2 | (A) split time interleaved SAR ADC with sign equality based background timing skew calibration = 부호 동일 기반의 타이밍 스큐 보정 기법을 가지는 Split 시분할 축차비교형 아날로그 디지털 변환기link Lee, Seongmin; 이성민; et al, 한국과학기술원, 2024 |
| 3 | Advanced addition-only digital error correction 기법을 포함하는 0.5μm CMOS 2.3V 1.2mW 12b 3MS/s SAR ADC의 설계 = A 2.3V 1.2mW 12b 3MS/s SAR ADC with advanced addition-only digital error correction in 0.5μm CMOSlink 백승엽; Baek, Seung-Yeob; et al, 한국과학기술원, 2012 |
| 4 | Analog circuit design automation framework with device sizing algorithm = 디바이스 파라미터 결정 알고리즘이 탑재된 아날로그 회로 설계 자동화 프레임워크link Kim, Hyeong-Jin; Ryu, Seung-Tak; et al, 한국과학기술원, 2022 |
| 5 | Background Calibration을 사용한 12-bit 500MS/s Binary-Weighted 전류 구동 DAC에서의 ARZ & DRRZ를 통한 Calibration spur 제거기술 = A 12-bit 500MS/s binary-weighted current steering DAC with background calibration using ARZ & DRRZ to reduce calibration spurlink 김우철; Kim, WooCheol; et al, 한국과학기술원, 2015 |
| 6 | Background Calibration을 이용한 12-bit 500MS/s Binary-Weighted 전류 구동 DAC = A 12-bit 500MS/s binary-weighted current steering DAC with background calibrationlink 최영재; Choi, Young-Jae; et al, 한국과학기술원, 2014 |
| 7 | Continuous-time incremental delta sigma modulator for bio-signal acquisition = 생체 신호 수집을 위한 연속시간 인크리멘탈 델타 시그마 아날로그-디지털 변환기link Kim, Ye Dam; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 8 | DC-DC Converter를 이용한 10 bit 2MS/s 2 채널 타임 인터리빙 방식 SAR ADC = A 10b 2MS/s 2 channel SAR ADC with DC-DC converterlink 이재겸; Lee, Jae-Kyum; et al, 한국과학기술원, 2013 |
| 9 | Design of touch signal readout IC for capacitive touch screen using dual mode sensing algorithm = Dual mode sensing algorithm 을 적용한 정전용량방식 터치스크린용 readout IC 설계link Kim, Hyeon-June; 김현준; et al, 한국과학기술원, 2012 |
| 10 | Fully dynamic discrete-time delta-sigma modulator with digital noise coupling = 디지털 잡음 결합을 이용한 완전 동적 이산 시간 델타-시그마 변환기link Moon, Younghun; 문영훈; et al, 한국과학기술원, 2024 |
| 11 | Incremental sigma delta ADC for high resolution low power sensor = 고해상도 저전력 센서를 위한 인크리멘탈 시그마 델타 아날로그-디지털 변환기link Seo, Ki-Hoon; 서기훈; et al, 한국과학기술원, 2016 |
| 12 | Inherently dB-linear 특성을 갖는 all-CMOS 가변이득증폭기(VGA) 설계 = Design technique of all-CMOS variable gain amplifier(VGA) with inherently dB-linear characteristiclink 권지욱; Kwon, Ji-Wook; et al, 한국과학기술원, 2011 |
| 13 | Inherently dB-linear 특성을 갖는 all-CMOS 가변이득증폭기(VGA) 설계 = Design technique of all-CMOS variable gain amplifier(VGA) with inherently dB-linear characteristiclink 권지욱; Kwon, Ji-Wook; et al, 한국과학기술원, 2011 |
| 14 | Loop unrolled SAR based two-step ADC with time-domain backend = 시간 영역 백앤드를 활용한 루프 언롤드 축차 비교 기반의 2단 아날로그-디지털 변환기link Shin, Hyun-Woo; Ryu, Seung-Tak; et al, 한국과학기술원, 2023 |
| 15 | Low-power fast-settling bio-impedance sensor for portable blood pressure monitor = 휴대형 혈압 측정계를 위한 저전력 및 고속 안정화 생체 임피던스 센서link Kim, Kwantae.; Ryu, Seung Tak; et al, 한국과학기술원, 2017 |
| 16 | Offset-mismatch-free pseudo-loop-unrolled SAR ADC = 비보정 기반 의사-루프-언롤드 축차 비교형 아날로그-디지털 변환기link An, Eun-Ji; Ryu, Seung-Tak; et al, 한국과학기술원, 2021 |
| 17 | Ring amplifier-based pipelined ADC with adaptive dead-zone control = 적응형 데드존 제어를 갖는 링 증폭기 파이프라인 아날로그-디지털 변환기link Trang, Dang Khoa; Ryu, Seung-Tak; et al, 한국과학기술원, 2022 |
| 18 | Robust multi-stage noise shaping (R-MASH) architecture assisted by subrange SAR ADC = 부분 범위 축차 비교형 아날로그 디지털 변환기를 사용한 견고 다단 잡음 정형 구조link Park, Kun-Woo; Ryu, Seung-Tak; et al, 한국과학기술원, 2022 |
| 19 | SAR-assisted continuous-time 1-0 MASH delta-sigma modulator utilizing digital noise coupling = 디지털 잡음 결합을 이용한 축자 비교형 활용 연속시간 1-0 다단 잡음 정형 델타-시그마 변조기link Lee, Dong-Hun; Ryu, Seung-Tak; et al, 한국과학기술원, 2023 |
| 20 | Shuffling 기법을 적용한 CMOS 이미지 센서용 저전력 Multiple Column-parallel SAR ADC = Low-power multiple column-parallel SAR ADC with shuffling technique in CISlink 황선일; Hwang, Sun-Il; et al, 한국과학기술원, 2014 |
| 21 | Speed enhancement 기법을 포함하는 45nm 7b 1.1V 800MS/s, 1.25V 1GS/s nonbinary 2bit/cycle SAR ADC 의 설계 = A 45nm CMOS, 7-b, 1.1-V 800-MS/s, 1.25-V 1-GS/s, Nonbinary 2-b/cycle SAR ADC with Speed Enhancement Techniqueslink 홍혁기; Hong, Hyeok-Ki; et al, 한국과학기술원, 2012 |
| 22 | True random number generator combined with SAR ADC = 축차 비교형 아날로그-디지털 변환기와 결합된 진성 난수발생기link An, Un-Shi; 안운시; et al, 한국과학기술원, 2023 |
| 23 | Vcm 기반의 SAR ADC에서의 해상도 분리 축전기 DAC의 Foreground digital calibration 기법 = Foreground digital calibration of Vcm-based SAR ADC with segmented capacitive DAClink 창동진; Chang, Dongjin; et al, 한국과학기술원, 2015 |
| 24 | Vestigial current-mode buck-boost SIMO converter = 잔류 전류 모드 벅-부스트 SIMO 컨버터link Nguyen, Van Huan; Ryu, Seung Tak; et al, 한국과학기술원, 2019 |
| 25 | 광대역 수신기용 고속 시분할 축차비교형 아날로그 디지털 변환기 = High-speed time-interleaved SAR ADC for wide-band receiverlink 백제혁; 류승탁; et al, 한국과학기술원, 2019 |
| 26 | 내부 전원 전압 감소 회로를 내장한 0.18um CMOS 1.2V 340nW 10b 10kS/s SAR ADC = A 0.18um CMOS 1.2V 340nW 10b 10kS/s SAR ADC with internal supply step-downlink 조동신; Jo, Dong-Shin; et al, 한국과학기술원, 2012 |
| 27 | 델타 시그마 모듈레이터를 이용한 심전도 센서의 아날로그프론트엔드 설계 = DSM based AFE design for ECG read-outlink 이재근; Lee, Jae-Keun; et al, 한국과학기술원, 2014 |
| 28 | 디지털 무선 전력 증폭기 전원용 교류-커플링 커패시터를 이용하는 광대역 이중-루프 하이브리드 직류-직류 강압 변환기 = (A) wide-bandwidth dual-loop hybrid DC-DC step-down converter with AC-coupling capacitor for digital RF power amplifierlink 주영환; 류승탁; Ryu, Seung-Tak; 조규형; et al, 한국과학기술원, 2020 |
| 29 | 디지털 잡음 결합을 이용한 디지털 견고 다단 잡음 정형 델타-시그마 변환기 = Digital sturdy MASH DSM with digital noise couplinglink 채경민; Chae, Kyeong-Min; et al, 한국과학기술원, 2024 |
| 30 | 디지털 합성 가능한 전류구동 DAC 디자인을 위한 방법론 = Design methodology for synthesizable current steering DAClink 김진광; Kim, Jing-Gwang; et al, 한국과학기술원, 2016 |
| 31 | 버퍼 임베디드된 축차 비교형 파이프라인 아날로그-디지털 변환기에 대한 연구 = Theoretical study on pipelined SAR ADC with loop-embedded buffer for TI ADClink 임원묵; 류승탁; et al, 한국과학기술원, 2020 |
| 32 | 비교축차형 아날로그-디지털 변환기의 설계 자동화 연구 = Study on design automation of successive approximation register ADClink 서민재; 류승탁; et al, 한국과학기술원, 2015 |
| 33 | 비이진 용량성 인터폴레이션 축차비교형 아날로그-디지털 변환기가 적용된 입력 버퍼 임베디드 이중 잔류 축차비교형 파이프라인 아날로그-디지털 변환기 = (An) input-buffer embedding dual-residue pipelined-SAR ADC with a nonbinary capacitive interpolation SAR ADClink 임승용; 류승탁; et al, 한국과학기술원, 2021 |
| 34 | 선형성 개선을 위한 switching 기법을 포함하는 12b 500MSps flash-assisted TI SAR ADC 설계 = A 12b 500MSps flash-assisted TI SAR ADC design with a linearity improvement switching techniquelink 강현욱; Kang, Hyun-Wook; et al, 한국과학기술원, 2013 |
| 35 | 양자화 오차를 입력으로 귀환시키는 진성 난수 발생기 = True random number generators with quantization error feedback to the inputlink 유형진; 류승탁; et al, 한국과학기술원, 2022 |
| 36 | 에너지 균형을 이루는 커패시터를 사용한 Li-ion 배터리용 다중 경로 하이 스텝다운 컨버터 = High step-down multi-path converter with energy-balancing capacitors for Li-ion battery managementlink 고재영; 류승탁; Ryu, Seung-Tak; 조규형; et al, 한국과학기술원, 2020 |
| 37 | 여러 단계의 저항상태를 갖는 상변환 메모리를 읽기 위한 아날로그-디지털 변환기 = Analog to digital converter for phase-change memory readout with multi-level resistance statelink 진동환; Jin, Dong-Hwan; et al, 한국과학기술원, 2014 |
| 38 | 오디오 응용을 위한 줌 스터디 매쉬 구조의 인크리멘탈 델타 시그마 모듈레이터 = Incremental zoom SMASH DSM for audio applicationlink 최은성; 류승탁; et al, 한국과학기술원, 2017 |
| 39 | 적은 면적에 구현한 0.18um CMOS 10-bit 1-GS/s 전류 구동 DAC = A 0.18um CMOS 10-bit 1-GS/s current steering DAC in compact arealink 김미란; Kim, Mee-Ran; et al, 한국과학기술원, 2013 |
| 40 | 전력 효율적인 저역 통과 필터 설계 = Power efficient low-pass filter designlink 신훈도; Shin, Hun-Do; et al, 한국과학기술원, 2011 |
| 41 | 전력 효율적인 저역 통과 필터 설계 = Power efficient low-pass filter designlink 신훈도; Shin, Hun-Do; et al, 한국과학기술원, 2011 |
| 42 | 초음파 진단기용 8-bit 40MS/s folding and interpolation A/D converter의 설계 = An 8-bit 40MS/s folding and interpolation A/D converter for ultrasound imaging systemlink 류승탁; Ryu, Seung-Tak; et al, 한국과학기술원, 1999 |
| 43 | 축자 비교형 아날로그-디지털 변환기 설계 자동화를 위한 방법론 = Methodology for Design Automation of SAR ADClink 김미영; 류승탁; et al, 한국과학기술원, 2017 |
| 44 | 파이프라인 구조의 축차 비교형 노이즈셰이핑 아날로그-디지털 변환기 = Pipelined noise-shaping successive approximation register (SAR) analog-to-digital converter (ADC)link 김태윤; 류승탁; et al, 한국과학기술원, 2019 |
| 45 | 피드포워드 방식 직류 제거를 이용한 심전도 센서용 시그마-델타 변환기 = Sigma-delta ADC for ECG read-out with feedforward DC cancellationlink 노경준; 류승탁; et al, 한국과학기술원, 2018 |
| 46 | 하이브리드 노이즈 커플링을 이용한 연속 시간 델타 시그마 모듈레이터 = Continuous-time delta sigma modulator with hybrid noise couplinglink 배겸제; 류승탁; et al, 한국과학기술원, 2020 |
| 47 | 향상된 시간영역에서의 인터폴레이션 기법을 적용한 6bit Flash ADC = A 6bit flash ADC with improved time-domain latch interpolationlink 민기정; Min, Ki-Jeong; et al, 한국과학기술원, 2014 |
