버퍼 임베디드된 축차 비교형 파이프라인 아날로그-디지털 변환기에 대한 연구

Abstract

최근에 고속 데이터 컨버터를 만들기 위해서 Time-Interleaved 구조가 많이 사용되고 있다. 하지만 Time-Interleaved 구조는 channel간의 mismatch와 input buffer의 필요성 같은 문제점을 가지고 있고 그에 대한 여러가지 해결방안들이 연구되고 있다. 이 논문에서는 Time-Interleaved 구조에 적합한 단일 channel 데이터 컨버터에 대해서 분석하고 새로운 구조를 제안한다. Time-Interleaved 구조의 대표적인 문제점인 channel간의 mismatch를 근본적으로 줄이기 위해서 pipeline 구조를 단일 channel의 구조로 선택하였다. 또한 고속/고해상도에서 input buffer를 설계하는 것이 일반적으로 많은 부담을 가지기 때문에 loop-embedded buffer 구조를 사용하였다. 이 논문에서는 pipeline 구조의 첫 번째 stage에 loop-embedded buffer 구조를 사용함으로써 단일 channel 데이터 컨버터를 고속으로 가져가고 input buffer 설계에 대한 부담을 줄였다.