39 | Design and implementation of low phase noise VCO for power aware frequency synthesizer = 전력 소비 적응형 주파수 합성기에 적합한 저잡음 전압 제어 발진기의 설계와 구현link Ku, Yeon-Woo; 구연우; et al, 한국과학기술원, 2008 |
40 | Design Methodology of Biopotential Amplifier with Adaptive CM Cancelling Technique 구남일; 조성환, IDEC Journal of Integrated Circuits and Systems, v.8, no.4, pp.26 - 32, 2022-10 |
41 | Design of a biopotential amplifier with large tolerance to CMI and total-CMRR = 동상 모드 전압에 강인하며 높은 동상 모드 제거비를 갖는 심전도 증폭기의 설계link Koo, Nahm Il; Cho, SeongHwan; et al, 한국과학기술원, 2021 |
42 | Design of a Low-Power and a Low-Noise Phase-Locked Loop = 저전력 저잡음 위상동기루프의 설계link Park, Dong-Min; 박동민; et al, 한국과학기술원, 2011 |
43 | Design of a supply-noise-insensitive PLL = 전원 전압잡음에 둔감한 위상 고정루프의 설계link Jo, Youngwoo; Cho, SeongHwan; et al, 한국과학기술원, 2018 |
44 | Design of a surface conductance based fully integrated standard CMOS humidity sensor without post-processing = 표면 전도성을 이용한 후처리 공정이 필요 없는 Standard CMOS 습도 센서의 설계link Kim, Gyu-Sik; 김규식; et al, 한국과학기술원, 2014 |
45 | Design of digital-intensive wireless RF receiver using VCO-based ADC = 전압제어 발진기 기반 아날로그 디지털 변환기를 이용한 디지털 집중적인 무선 고주파 수신기의 설계link Kim, Jae-Wook; 김재욱; et al, 한국과학기술원, 2011 |
46 | Design of fast settling frequency synthesizer for a 60GHz frequency-hopped RADAR application = 60GHz 대역 Frequency-hopped RADAR를 위한 빠른 정착시간을 가진 주파수 합성기 설계link Oh, Jaewon; Cho, Seonghwan; et al, 한국과학기술원, 2021 |
47 | Design of high-performance delta-sigma time-to-digital converter = 고성능 델타-시그마 시간-디지털 변환기 설계link Yu, Wonsik; 유원식; et al, 한국과학기술원, 2015 |
48 | Design of high-speed and high-resolution time-to-digital converter using time arithmetic circuits = 시간 연산 회로를 이용한 고속 고해상도 시간 디지털 변환기의 설계link Kim, Kwang-Seok; 김광석; et al, 한국과학기술원, 2013 |
49 | Design of neural recording and stimulation IC using time-varying magnetic field = 시변환 자기장을 이용한 신경세포의 자극과 이를 검출하는 IC 시스템의 설계link Jeon, Se-Hyung; 전세형; et al, 한국과학기술원, 2009 |
50 | Design of PVT-insensitive clock generator and clock corrector for precise quadrature generation = 정확한 쿼드러처 신호 생성을 위한 PVT 변화에 둔감한 클럭 생성기와 교정기의 설계link Kim, Yongjo; Cho, SeongHwan; et al, 한국과학기술원, 2021 |
51 | Differential charge-recycling VCO-Based ADC for sensor application = 센서플리케이션을 위한 차동 Charge-Recycling 기반아날로그-디지틸 변환기link Han, Zilong; Zilong; et al, 한국과학기술원, 2015 |
52 | Enhanced all digital phase-locked loop and oscillation signal generation method thereof 조성환, 2010-07-06 |
53 | High-resolution ADC-assisted time-to-digital converter = ADC를 이용한 고해상도 시간 디지털 변환기link Kim, Jung-Ho; 김중호; et al, 한국과학기술원, 2014 |
54 | High-speed ADCs using time-domain signal processing = 시간영역 신호처리를 이용한 고속 아날로그 디지털 변환기 연구link Kim, Young-Hwa; 김영화; et al, 한국과학기술원, 2016 |
55 | LC VCO를 활용한 인젝션 락킹 기반 주파수 체배기 설계 최한길; 조성환, 2023년 한국전자파학회 하계종합학술대회, 한국전자파학회, 2023-08-25 |
56 | Low power CMOS reference clock oscillator = 저전력 CMOS 기준 주파수 발생기link Lee, Jung-Hyup; 이정협; et al, 한국과학기술원, 2011 |
57 | Low-noise digital phase locked loop using reference multiplication with adaptive calibration = 적응 교정적 기준 주파수 증가를 이용한 저잡음 디지털 위상고정루프link Sang, Jin-Woo; 상진우; et al, 한국과학기술원, 2012 |
58 | nW급 에너지 하베스팅 어플리케이션 용 저전력 낮은 공급전압에서 동작하는 온도 센서 = Low power and low supply voltage temperature sensor for nW power and energy harvesting applicationlink 이주성; 조성환; et al, 한국과학기술원, 2017 |
59 | On-chip Low-Power Sub-picosecond Jitter-Measurement circuit for Low-Jitter clock generator = 저잡음 클럭 발생기를 위한 온칩 저전력 피코초 이하 지터 측정 회로link Ha, Soh-Myung; 하소명; et al, 한국과학기술원, 2006 |
60 | Reference multiplied PLL and phase filtered harmonic locking for low noise frequency synthesizer = 저잡음 주파수 합성기를 위한 기준 주파수 증폭된 위상 고정 루프와 위상 필터된 조화 고정link Lee, Woo-Jae; 이우재; et al, 한국과학기술원, 2009 |
61 | Root-locus technique based frequency compensation of electronic circuits: methodology and applications = 근궤적 기법 기반 전자 회로 주파수 보상 방법론 및 응용link Kim, Myungjun; 김명준; et al, 한국과학기술원, 2022 |
62 | Supply noise insensitive clock distribution network for mobile DRAM = 전원 전압 잡음에 둔감한 모바일 디램용 클럭 분배 네트워크link Lee, Seongseop; Cho, SeongHwan; et al, 한국과학기술원, 2021 |
63 | Techniques of low-noise PLLs for frequency synthesis and clock generation = 주파수 합성기와 클럭 발생기를 위한 저잡음 위상고정루프 설계link Park, Pyoung-Won; 박평원; et al, 한국과학기술원, 2012 |
64 | Time domain algebraic operation circuits for high performance mixed-mode systems = 고성능 혼성모드 시스템 설계를 위한 시간 영역 산술 연산 회로link Kim, Sung-Jin; 김성진; et al, 한국과학기술원, 2010 |
65 | Time-based RF sampling bandpass ADC using voltage-controlled oscillators = 여러 개의 전압제어 발진기를 이용한 고주파 시간 기반 아날로그 디지털 변환기link Yoo, Young-Gyu; 윤영규; et al, 한국과학기술원, 2009 |
66 | Time-interleaved hybrid two-step ADC sharing VTC and TDC reference in second stage = 전압-시간 변환기와 시간-디지털 변환기의 기준을 공유하는 시간-인터리빙 하이브리드 투 스텝 아날로그 디지털 변환기link Hong, Junseok; Cho, SeongHwan; et al, 한국과학기술원, 2022 |
67 | Time-interleaved single slope ADC using counter-based TDC = 여러개의 단일 기울기를 이용한 아날로그 디지털 변환기link Choi, Hyoung-Taek; 최형택; et al, 한국과학기술원, 2012 |
68 | VCO 비선형성의 고조파 보상을 이용하여 빠른 변조를 구현한 FMCW 주파수 합성기 = (A) fast FMCW chirp synthesizer using harmonic compensation of VCO nonlinearitylink 최한길; 조성환; et al, 한국과학기술원, 2020 |
69 | Word-line and Charge-pump modeling of NAND Flash using Standard CMOS Logic Process 정현식; 조성환, IDEC Journal of Integrated Circuits and Systems, v.7, no.4, pp.39 - 43, 2021-10 |
70 | 건식 전극을 사용한 웨어러블 전기적 임피던스 단층촬영 장치 조성환; 구남일 |
71 | 고속 개루프 자동 주파수 보정 회로를 가지는 위상 고정루프 조성환; 김경록; 이정협; 이준희, 2007-07-05 |
72 | 기계 학습 연산을 처리하는 아날로그 회로, 이를 포함하는 학습 장치 및 이를 이용한 기계 학습 연산 방법 조성환; 서진오 |
73 | 기계 학습용 아날로그 내적 연산기, 이를 이용한 기계 학습 프로세서 및 학습 방법 조성환; 서진오 |
74 | 기계학습 알고리즘을 처리하는 MAC 연산 장치 및 방법 조성환; 이혁진; 김경현; 서진오 |
75 | 높은 차수의 노이즈 쉐이핑이 가능한 시간-디지털 변환기 및 시간-디지털 변환 방법 조성환, 2011-08-04 |
76 | 두 개의 위상 동기 루프를 이용한 직교 변조 송신기 조성환, 2006-12-05 |
77 | 듀티 사이클 복원 장치 및 이를 이용하는 저전력 수신 장치 조성환; 박판기 |
78 | 드롭아웃 재활용 기술을 이용한 전압 적층 시스템용 고효율 전압 조정 전력 변환기 = Highly efficient voltage regulating power converter for voltage-stacked system using dropout recycling techniquelink 양서영; Yang, Seoyeong; et al, 한국과학기술원, 2024 |
79 | 디램을 이용한 인 메모리 컴퓨팅을 통해 BNN 연산을 수행하는 방법 및 이를 이용한 장치 조성환; 윤혜인 |
80 | 디지털 제어 발진기, 그를 이용한 디지털 위상 고정 루프 및 디지털 제어 발진기 제어 방법 조성환; 김현익, 2016-01-13 |
81 | 레일 투 레일 스윙을 지원하는 자가 잡음 제거 발진기 회로 및 이를 이용한 위상 고정 루프 회로 조성환; 김동인, 2019-08-20 |
82 | 루프지연을 개선한 디지털 위상고정루프 조성환; 김규석; 손우곤, 2011-12-26 |
83 | 맥파 전달 속도 측정 장치, 방법 및 이를 포함하는 진단 시스템 조성환, 2011-08-04 |
84 | 멀티-모듈러스 주파수 분주기 조성환; 이준희, 2008-10-01 |
85 | 메모리 디바이스 조성환; 김동환 |
86 | 메모리 디바이스 조성환; 이기우 |
87 | 무선 안테나를 이용한 자동 보정 발진 회로 및 발진 회로의보정 방법. 조성환; 이정협, 2008-11-28 |
88 | 반도체 장치 조성환; 김용조, 2019-04-15 |
89 | 반사율이 높은 메모리 인터페이스를 위한 펄스-기반의 반향-보상형 FFE를 갖는 싱글-엔드형 송신기 = (A) single-ended transmitter with pulse-based echo-compensating FFE for highly reflective memory interfacelink 김유빈; 조성환; et al, 한국과학기술원, 2022 |
90 | 보정가능한 온칩 발진 회로 조성환; 이정협, 2008-06-03 |
91 | 복수의 표준 CMOS 센서를 에너지 효율적으로 집적하는 센서 회로 및 이를 포함하는 센서 장치 조성환; 박수진 |
92 | 본딩 와이어의 물질 특성을 이용한 가속도 센서 장치 및 가속도 센싱 방법 조성환; 이종화; 박수진; 김동인, 2018-05-15 |
93 | 분수 분주형 주파수고정루프 기반의 비동기 샘플링 테크닉을 이용한 완전 합성 가능 쿼드러쳐 신호 교정기 = A fully-synthesizable quadrature signal corrector using an asynchronous sampling technique with fractional frequency-locked looplink 이성규; Lee, Seong-Gyu; et al, 한국과학기술원, 2016 |
94 | 비접촉 심전도 측정 방법, 비접촉 심전도 측정 회로 및 이를 이용한 심전도 측정 장치 조성환; 이진석, 2018-10-23 |
95 | 비접촉 심전도 측정 방법, 비접촉 심전도 측정 회로 및 이를 이용한 심전도 측정 장치 조성환; 구남일, 2019-09-05 |
96 | 비접촉 심전도 측정 회로 및 이를 이용한 심전도 측정 장치 조성환; 이진석 |
97 | 비트라인 멀티 레벨 전압 센싱 회로 조성환; 이기우 |
98 | 비트라인 멀티 레벨 전압 센싱 회로 및 방법 조성환; 이기우 |