학위논문(박사) - 한국과학기술원 : 전기및전자공학부, 2021.8,[viii, 74 p. :]
Low power DDR4▼aMobile DRAM interface▼aBang-bang phase detector (BBPD)▼aQuadrature clock signal corrector▼aSelf-calibrated offset delay▼aClock generator▼aPhase-locked loop(PLL)▼aJitter control loop(JCL)▼aOn-chip jitter monitor circuit(JMC)▼aNoise and power reconfigurable ring voltage controlled oscillator(VCO); 저전력 디디알4▼a모바일 디램 인터페이스▼a뱅-뱅 위상 검출기▼a쿼드러처 클락 신호 교정기▼a자가-교정 오프셋 딜레이▼a신호 생성기▼a위상 동기 루프▼a지터 컨트롤 루프▼a온-칩 지터 모니터 회로▼a잡음-전력 재구성 가능한 링 전압 제어 발진기
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.