DSpace at KOASAS
Browsing DSpace

Browse "School of Electrical Engineering(전기및전자공학부)" by Subject TDC

A to Z

All 0-9

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

or enter first few letters:

Showing results 1 to 13 of 13

1
A 0.22 ps(rms) Integrated Noise 15 MHz Bandwidth Fourth-Order Delta Sigma Time-to-Digital Converter Using Time-Domain Error-Feedback Filter

Yu, Wonsik; Kim, KwangSeok; Cho, Seong-Hwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.50, no.5, pp.1251 - 1262, 2015-05

2
A 148fS(rms) Integrated Noise 4 MHz Bandwidth Second-Order Delta Sigma Time-to-Digital Converter With Gated Switched-Ring Oscillator

Yu, Wonsik; Kim, KwangSeok; Cho, SeongHwan, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, v.61, no.8, pp.2281 - 2289, 2014-08

3
A 7 bit, 3.75 ps Resolution Two-Step Time-to-Digital Converter in 65 nm CMOS Using Pulse-Train Time Amplifier

Kim, Kwang-Seok; Kim, Young-Hwa; Yu, Won-Sik; Cho, Seong-Hwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.48, pp.1009 - 1017, 2013-04

4
A 9 bit, 1.12 ps Resolution 2.5 b/ Stage Pipelined Time-to-Digital Converter in 65 nm CMOS Using Time-Register

Kim, KwangSeok; Yu, Wonsik; Cho, SeongHwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.49, no.4, pp.1007 - 1016, 2014-04

5
(A) background KDCO compensation and low noise multi-reference all digital phase-locked loop = 백그라운드 디지털 제어 발진기 변수의 보상과, 여러개의 기준 클락을 사용한 저잡음 디지털 위상 고정 루프link

Lee, Sung-Pah; 이성파; et al, 한국과학기술원, 2011

6
(A) background KDCO compensation and low noise multi-reference all digital phase-locked loop = 백그라운드 디지털 제어 발진기 변수의 보상과, 여러개의 기준 클락을 사용한 저잡음 디지털 위상 고정 루프link

Lee, Sung-Pah; 이성파; et al, 한국과학기술원, 2011

7
(An) area efficient asynchronous gated-ring oscillator time-to-digital converter = 면적효율을 증가시킨 비동기식 게이티드링 오실레이터 시간-디지털 변환기link

Hwang, Kyu-Dong; 황규동; et al, 한국과학기술원, 2009

8
Energy-efficient CMOS frequency synthesizer architecture for low-power narrow-band wireless communication systems = 저전력 협대역 무선통신 시스템을 위한 고에너지 효율의 CMOS 주파수 합성기 구조link

Shin, Sang-ho; 신상호; et al, 한국과학기술원, 2007

9
High-resolution ADC-assisted time-to-digital converter = ADC를 이용한 고해상도 시간 디지털 변환기link

Kim, Jung-Ho; 김중호; et al, 한국과학기술원, 2014

10
On-chip Low-Power Sub-picosecond Jitter-Measurement circuit for Low-Jitter clock generator = 저잡음 클럭 발생기를 위한 온칩 저전력 피코초 이하 지터 측정 회로link

Ha, Soh-Myung; 하소명; et al, 한국과학기술원, 2006

11
Time domain algebraic operation circuits for high performance mixed-mode systems = 고성능 혼성모드 시스템 설계를 위한 시간 영역 산술 연산 회로link

Kim, Sung-Jin; 김성진; et al, 한국과학기술원, 2010

12
Time-interleaved single slope ADC using counter-based TDC = 여러개의 단일 기울기를 이용한 아날로그 디지털 변환기link

Choi, Hyoung-Taek; 최형택; et al, 한국과학기술원, 2012

13
저전력 게이팅된 링 발진기 기반의 시간-디지털 변환기와 혼합형 루프 필터를 이용한 최적화된 잡음을 갖는 위상동기루프의 설계 = Design of a noise optimized phase-locked loop using hybrid loop filter with a low-power gated-ring oscillator time-to-digital converterlink

김동인; Kim, Dongin; et al, 한국과학기술원, 2016

Discover

Type

. next

Open Access

Date issued

. next

Subject

. next

rss_1.0 rss_2.0 atom_1.0