| 1 | $.8 \um m$ CMOS를 이용한 1.485 Gb/s 병렬화기의 설계 = 1.485 Gb/s deserializer chip design using $.8 \um m$ CMOS for HDTV applicationlink 류지열; Ryoo, Ji-Yeoul; 조규형; Cho, Gyu-Hyeong, 한국과학기술원, 1999 |
| 2 | 빠른 위상획득시간을 갖는 PLL의 설계 = A design of charge-pump PLL with fast phase-acquisition timelink 고화수; Koh, Hwa-Su; 김범섭; Kim, Beom-Sup, 한국과학기술원, 1996 |
| 3 | Charge-Pump PLL 회로를 이용하는 고속 비트 동기 방식의 성능 분석 = Performance analysis of high speed bit synchronization method using charge-pump PLL circuitlink 주범순; Joo, Bheom-Soon; 조동호; Cho, Dong-Ho, 한국과학기술원, 1999 |
| 4 | PCS응용에 적합한 주파수합성기의 설계 = 2GHz frequency synthesizer for PCS applicationlink 황명운; Hwang, Myung-Woon; 조규형; Cho, Gyu-Hyeong, 한국과학기술원, 1998 |
| 5 | S-band에서 동작하는 PLL을 이용한 주파수 합성기의 설계 및 제작 = Design and implementation of a phase-locked frequency synthesizer at S-band(2.225 - 2.23GHz)link 윤병수; Yun, Byeong-Soo; 최순달; Choi, Soon-Dal, 한국과학기술원, 1996 |
| 6 | GPS수신기용 중간주파수 집적회로의 설계 = Design of a IF(intermediate frequency) IC for GPS receiverslink 고진호; Ko, Jin-Ho; 이귀로; Lee, Kwy-Ro, 한국과학기술원, 1996 |
| 7 | 100BaseT4 이더넷 송수신기를 위한 타이밍 복원 회로의 설계 = Timing recovery circuit design for 100BaseT4 ethernet transceiverlink 이준석; Lee, Joon-Suk; 김범섭; Kim, Beom-Sup, 한국과학기술원, 1997 |
| 8 | Interface scheme for high-speed synchronous-DRAM = 고속 Synchronous-DRAM을 위한 Interface에 관한 연구link Kim, Jeong-Pyo; 김정표; Kim, Beom-Sup; 김범섭, 한국과학기술원, 1999 |
| 9 | 2.4GHz대역의 저전력 RF 송수신 모듈의 효율적인 구현 = An efficient realization of 2.4GHz low power RF transceiverlink 문현원; Mun, Hyun-Won; 이귀로; Lee, Kwy-Ro, 한국과학기술원, 1999 |
