Charge-Pump PLL 회로를 이용하는 고속 비트 동기 방식의 성능 분석Performance analysis of high speed bit synchronization method using charge-pump PLL circuit

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 770
  • Download : 0
Charge-Pump PLL 회로를 이용한 고속 비트 동기 방식의 성능을 분석하였다. 고속 데이타 전송에서는 루프 필터의 누설 전류와 디지틀 회로의 천이 시간이 charge-pump PLL 회로의 동작에 영향을 미친다. 본 논문에서는 charge-pump PLL 회로를 사용하는 고속 비트 동기 방식에 대해 누설 전류와 천이시간을 고려한 새로운 모델을 제안하고, 시간 영역 변수를 사용하여 그 특성을 분석한다. 수치 검증과 HSPICE 검증을 통해 제안된 모델이 타당함을 입증한다.
Advisors
조동호researcherCho, Dong-Horesearcher
Description
한국과학기술원 : 전기및전자공학과,
Publisher
한국과학기술원
Issue Date
1999
Identifier
156231/325007 / 000963605
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기및전자공학과, 1999.8, [ viii, 79 p. ]

Keywords

비트; 동기; 위상 고정 회로; 위상; Phase; Bit; Synchronization; PLL; Charge-pump

URI
http://hdl.handle.net/10203/37234
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=156231&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0