DSpace at KOASAS
Browsing DSpace

Browse "EE-Theses_Master(석사논문) " by Subject SAR ADC

A to Z

All 0-9

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

or enter first few letters:

Showing results 1 to 9 of 9

1
Advanced addition-only digital error correction 기법을 포함하는 0.5μm CMOS 2.3V 1.2mW 12b 3MS/s SAR ADC의 설계 = A 2.3V 1.2mW 12b 3MS/s SAR ADC with advanced addition-only digital error correction in 0.5μm CMOSlink

백승엽; Baek, Seung-Yeob; et al, 한국과학기술원, 2012

2
DC-DC Converter를 이용한 10 bit 2MS/s 2 채널 타임 인터리빙 방식 SAR ADC = A 10b 2MS/s 2 channel SAR ADC with DC-DC converterlink

이재겸; Lee, Jae-Kyum; et al, 한국과학기술원, 2013

3
Design and analysis of low-power, mismatch-tolerance SAR analog-to-digital converter = 공정 오류에 강인한 저전력 연속 근사 레지스터 아날로그 디지털 변환기의 설계 및 분석link

Lee, Young-Joo; 이영주; et al, 한국과학기술원, 2010

4
High-resolution ADC-assisted time-to-digital converter = ADC를 이용한 고해상도 시간 디지털 변환기link

Kim, Jung-Ho; 김중호; et al, 한국과학기술원, 2014

5
Shuffling 기법을 적용한 CMOS 이미지 센서용 저전력 Multiple Column-parallel SAR ADC = Low-power multiple column-parallel SAR ADC with shuffling technique in CISlink

황선일; Hwang, Sun-Il; et al, 한국과학기술원, 2014

6
Speed enhancement 기법을 포함하는 45nm 7b 1.1V 800MS/s, 1.25V 1GS/s nonbinary 2bit/cycle SAR ADC 의 설계 = A 45nm CMOS, 7-b, 1.1-V 800-MS/s, 1.25-V 1-GS/s, Nonbinary 2-b/cycle SAR ADC with Speed Enhancement Techniqueslink

홍혁기; Hong, Hyeok-Ki; et al, 한국과학기술원, 2012

7
내부 전원 전압 감소 회로를 내장한 0.18um CMOS 1.2V 340nW 10b 10kS/s SAR ADC = A 0.18um CMOS 1.2V 340nW 10b 10kS/s SAR ADC with internal supply step-downlink

조동신; Jo, Dong-Shin; et al, 한국과학기술원, 2012

8
비교축차형 아날로그-디지털 변환기의 설계 자동화 연구 = Study on design automation of successive approximation register ADClink

서민재; 류승탁; et al, 한국과학기술원, 2015

9
축자 비교형 아날로그-디지털 변환기 설계 자동화를 위한 방법론 = Methodology for Design Automation of SAR ADClink

김미영; 류승탁; et al, 한국과학기술원, 2017

Discover

Type

Date issued

. next

Subject

. next

rss_1.0 rss_2.0 atom_1.0