Design and analysis of low-power, mismatch-tolerance SAR analog-to-digital converter공정 오류에 강인한 저전력 연속 근사 레지스터 아날로그 디지털 변환기의 설계 및 분석
- Advisors
- Park, In-Cheolresearcher; 박인철
- Description
- 한국과학기술원 : 전기 및 전자공학과,
- Publisher
- 한국과학기술원
- Issue Date
- 2010
- Identifier
- 488005/325007 / 020083386
- Language
- eng
- Description
학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 2010.2, [ vi, 46 p. ]
- Keywords
Junction-Splitting Capacitor Array; Capacitor Mismatch; Low-Power ADC design; Redundant ADC; 공정 오류; 접합-분할 어레이; 저전력 아날로그 디지털 변환기; 여분 단계; 연속 근사 아날로그 디지털 변환기; SAR ADC
- Appears in Collection
- EE-Theses_Master(석사논문)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.