Showing results 6 to 10 of 10
Proposal of TSV-based 3D clock distribution networks and analysis = 관통 실리콘 비아 기반 3차원 클락 분배망에 관한 연구link Kim, Da-Young; 김다영; et al, 한국과학기술원, 2012 |
Runtime power management for 3-dimensional processor systems = 3차원 프로세서 시스템을 위한 실시간 동적 전력 관리link Kang, Kyung-Su; 강경수; et al, 한국과학기술원, 2010 |
Scalable modeling of a through silicon via (TSV) channel & proposal of the TSV equalizers in 3D IC = 집적화된 3차원 IC에서의 관통 실리콘 비아 채널의 모델링 및 이퀄라이져에 관한 연구link Kim, Joo-Hee; 김주희; et al, 한국과학기술원, 2010 |
Static energy minimization of 3D-stacked L2 cache with selective cache compression = 선택적 압축을 통한 3차원 적층 L2 캐쉬의 누수 전력 최소화link Park, Jong-Bum; 박종범; et al, 한국과학기술원, 2013 |
Thermal-aware energy minimization of 3D-stacked L2 cache through DVFS = 동적 전압 / 주파수 조절을 통한 3차원 적층 캐쉬의 열을 고려한 에너지 최소화link Yun, Woo-Jin; 윤우진; et al, 한국과학기술원, 2012 |
Discover