Browse "School of Computing(전산학부)" by Subject 저전력

Showing results 1 to 12 of 12

1
(A) mobile full-system simulation framework for energy consumption and performance analysis = 에너지 소비 및 성능 분석을 위한 모바일 전체 시스템 시뮬레이션 프레임워크link

Ju, Minho; Kim, Soontae; et al, 한국과학기술원, 2016

2
(A) study on bus synthesis for low power in VLSI systen design = VLSI 시스템 설계에서의 저전력 버스 합성 기법의 연구link

Hong, Sung-Pack; 홍성백; et al, 한국과학기술원, 2001

3
DRAM energy reduction by prefetching-based memory traffic clustering = DRAM 에너지 소비를 줄이기위한 프리페칭 기반의 메모리 접근 클러스터링 기법link

Lee, Ye-Bin; 이예빈; et al, 한국과학기술원, 2012

4
Efficient low-power cache architectures for embedded systems = 임베디드 시스템을 위한 효율적인 저전력 온-칩 캐시 설계에 관한 연구link

Lee, Jongmin; 이종민; et al, 한국과학기술원, 2015

5
Energy-Efficient DRAM System Design via Memory Traffic Reshaping and Partial Data Writes = 메모리 트래픽 조정 및 부분 데이터 쓰기를 통한 에너지 효율적인 DRAM 시스템 설계에 관한 연구link

Lee, Yebin; 이예빈; et al, 한국과학기술원, 2017

6
Resource-constrained low power bus encoding in embedded system design = 임베디드 시스템 설계에서의 자원 제약을 고려한 저전력 버스 인코딩link

Cha, Mee-Young; 차미영; et al, 한국과학기술원, 2004

7
Speculative branch dolding for low energy embedded processors = 저전력 내장형 프로세서를 위한 Speculative branch foldinglink

Park, Sang-Hyun; 박상현; et al, 한국과학기술원, 2005

8
TLP-aware power management for interactive mobile applications = 인터랙티브 모바일 어플리케이션 환경에서 TLP를 고려한 파워 관리 방안link

Woo, Sang-Jung; 우상정; et al, 한국과학기술원, 2013

9
다단계 캐쉬 예측기를 이용한 프로세서의 캐쉬 에너지 소비 감소 = Reduction of cache energy consumption in processors using a multi-level cache predictorlink

최우성; Choi, Woo-Seong; et al, 한국과학기술원, 2001

10
메모리 전력 소모를 줄이기 위한 소프트웨어 기법 = Software techniques for reducing memory power consumptionlink

임동혁; Lim, Dong-Hyouk; et al, 한국과학기술원, 2005

11
사용자 입력 기반의 스마트폰 전력 감소 기법

우상정; 서원익; 김창대; 허재혁, 정보과학회논문지 : 시스템 및 이론, v.40, no.1, pp.45 - 51, 2013-02

12
전력 효율 향상을 위한 명령어 캐쉬의 분리 설계 = Splitting I-cache for energy efficiencylink

이원진; Lee, Won-Jin; et al, 한국과학기술원, 2001

Discover

Type

. next

Open Access

Date issued

. next

Subject

. next

rss_1.0 rss_2.0 atom_1.0