본 발명의 실시예에 따른 박막 트랜지스터는 기판 상의 제1 소스/드레인 전극, 상기 제1 소스/드레인 전극의 상면 상에 배치된 제2 소스/드레인 전극, 상기 제1 소스/드레인 전극의 상면과 상기 제2 소스/드레인 전극의 하면 사이에 배치된 절연 패턴, 상기 제1 소스/드레인 전극의 상면으로부터 상기 제2 소스/드레인 전극의 상면으로 연장된 활성 패턴 및 상기 활성 패턴 상에 배치되어, 상기 활성 패턴과 부분적으로 오버랩된 게이트 전극을 포함할 수 있다.