DC Field | Value | Language |
---|---|---|
dc.contributor.author | 박상희 | ko |
dc.contributor.author | 황치선 | ko |
dc.contributor.author | 최지훈 | ko |
dc.date.accessioned | 2024-05-14T05:00:28Z | - |
dc.date.available | 2024-05-14T05:00:28Z | - |
dc.identifier.uri | http://hdl.handle.net/10203/319341 | - |
dc.description.abstract | 본 발명의 실시예에 따른 박막 트랜지스터는 기판 상의 제1 소스/드레인 전극, 상기 제1 소스/드레인 전극의 상면 상에 배치된 제2 소스/드레인 전극, 상기 제1 소스/드레인 전극의 상면과 상기 제2 소스/드레인 전극의 하면 사이에 배치된 절연 패턴, 상기 제1 소스/드레인 전극의 상면으로부터 상기 제2 소스/드레인 전극의 상면으로 연장된 활성 패턴 및 상기 활성 패턴 상에 배치되어, 상기 활성 패턴과 부분적으로 오버랩된 게이트 전극을 포함할 수 있다. | - |
dc.title | 박막 트랜지스터 | - |
dc.title.alternative | THIN FILM TRANSISTOR | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 박상희 | - |
dc.contributor.nonIdAuthor | 황치선 | - |
dc.contributor.nonIdAuthor | 최지훈 | - |
dc.contributor.assignee | 한국과학기술원, 한국전자통신연구원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2018-0141181 | - |
dc.identifier.patentRegistrationNumber | 10-2609586-0000 | - |
dc.date.application | 2018-11-15 | - |
dc.date.registration | 2023-11-29 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.