Showing results 1 to 6 of 6
(An) efficient branch scheme for microprocessor = 마이크로 프로세서의 효율적인 분기기법link Bae, Jong-Hong; 배종홍; et al, 한국과학기술원, 1996 |
Design of high-speed and high-resolution time-to-digital converter using time arithmetic circuits = 시간 연산 회로를 이용한 고속 고해상도 시간 디지털 변환기의 설계link Kim, Kwang-Seok; 김광석; et al, 한국과학기술원, 2013 |
Exploiting implicit pipeline parallelism in GPU-accelerated workloads = GPU로 가속화된 워크로드에서 암시적 파이프라인 병렬화 연구link Jeong, Ji-Yun; Kim, Dong Jun; et al, 한국과학기술원, 2015 |
High-speed ADCs using time-domain signal processing = 시간영역 신호처리를 이용한 고속 아날로그 디지털 변환기 연구link Kim, Young-Hwa; 김영화; et al, 한국과학기술원, 2016 |
계층적 워드 라인 구조에 적용한 파이프라인 Row address 디코딩 기법에 관한 연구 = Pipelined row address decoding scheme for hierarchical word line structurelink 홍영민; Hong, Young-Min; et al, 한국과학기술원, 1999 |
열단위로 계층화된 저밀도 패리티 검사 복호기의 FPGA 기반 구현 = FPGA-based implementation for column layered LDPC decoderlink 강준용; Kang, Jun Yong; et al, 한국과학기술원, 2016 |
Discover