Showing results 8 to 10 of 10
Scalable modeling of a through silicon via (TSV) channel & proposal of the TSV equalizers in 3D IC = 집적화된 3차원 IC에서의 관통 실리콘 비아 채널의 모델링 및 이퀄라이져에 관한 연구link Kim, Joo-Hee; 김주희; et al, 한국과학기술원, 2010 |
Static energy minimization of 3D-stacked L2 cache with selective cache compression = 선택적 압축을 통한 3차원 적층 L2 캐쉬의 누수 전력 최소화link Park, Jong-Bum; 박종범; et al, 한국과학기술원, 2013 |
Thermal-aware energy minimization of 3D-stacked L2 cache through DVFS = 동적 전압 / 주파수 조절을 통한 3차원 적층 캐쉬의 열을 고려한 에너지 최소화link Yun, Woo-Jin; 윤우진; et al, 한국과학기술원, 2012 |
Discover