Showing results 11 to 15 of 15
Low-noise design methodology for CMOS integrated clock generation circuits = CMOS 집적 클럭 발생 회로들에 대한 저 잡음 설계 방법론link Kim, Jae-Joon; 김재준; et al, 한국과학기술원, 2003 |
Modified delta sigma modulator for low phase noise frequency synthesizer = 저 위상 잡음 주파수 합성기를 위한 변형 델타 시그마 변조기link You, Duk-Hyun; 유덕현; et al, 한국과학기술원, 2009 |
PCS응용에 적합한 주파수합성기의 설계 = 2GHz frequency synthesizer for PCS applicationlink 황명운; Hwang, Myung-Woon; et al, 한국과학기술원, 1998 |
Quantization noise suppression techniques in delta-sigma frequency synthesizers and emi reduction techniques using spread-spectrum = 델타-시그마 주파수 합성기에서 양자화 잡음 억제 기술 및 분산 스펙트럼을 이용한 EMI 감소 기술link Kim, Seung-Jin; 김승진; et al, 한국과학기술원, 2014 |
Reference multiplied PLL and phase filtered harmonic locking for low noise frequency synthesizer = 저잡음 주파수 합성기를 위한 기준 주파수 증폭된 위상 고정 루프와 위상 필터된 조화 고정link Lee, Woo-Jae; 이우재; et al, 한국과학기술원, 2009 |
Discover