Showing results 1 to 4 of 4
3x-oversampling based clock and data recovery in high speed memory interface = 고속 메모리 인터페이스에서의 3배 추가 표본을 이용한 클럭-데이터 복원link Jeon, Younho; Bae, Hyeon-Min; et al, 한국과학기술원, 2017 |
Data format insensitive SRCG using an adaptive frequency divider = 적응 주파수 분주기를 이용한 데이터 포맷 둔감형 통계적 기준 발진기link Yang, Jae-Hyeok; 양재혁; et al, 한국과학기술원, 2013 |
DC to 12.5Gbps continuous-rate and referenceless CDR circuit = DC부터 12.5Gbps까지 연속적 동작 및 기준 클럭 없는 클럭-데이터 복원 회로link Yoon, Jong-Hyeok; 윤종혁; et al, 한국과학기술원, 2014 |
SRCG와 지터 감소 루프를 이용한 기준 클럭 및 마스터가 없는 로테이터 기반 클럭-데이터 복원 = Master-less and reference-less rotator based CDR using SRCG and jitter reduction looplink 윤병국; Yoon, Byung-Kuk; et al, 한국과학기술원, 2012 |
Discover