Data path logic과 실시간 재구성 기능을 도입한 새로운 구조의 FPGA 제안과 분석

Abstract

이 논문은 용량과 속도면에서 우수한 새로운 구조의 FPGA를 제안하고 이의 성능을 비교한다. 확장가능한 4 bit 덧셈/뺄셈기와 곱셈기를 가지는 DPL(Data Path Logic)을 삽입하고, 재구성을 위한 memory를 삽입하여 제한된 logic을 재활용하는 방법인 실시간 재구성기능(RTBR)을 도입하여 용량과 속도면에서의 새건을 보이고자 한다. 이 논문에서는 CFB(Configurable Function Block)와 DPL(Data Path Logic)을 기본 block으로 RTBR 방법을 선택 함으로서 CFB, DPL, RTBR CFB, RTBR DPL의 4가지 block을 기본 block으로 제안 하였으며, 이의 성능을 비교하였다.