Data path logic과 실시간 재구성 기능을 도입한 새로운 구조의 FPGA 제안과 분석 = A design and estimation of the new FPGA with data path logic and run time block reconfiguration method

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 349
  • Download : 0
이 논문은 용량과 속도면에서 우수한 새로운 구조의 FPGA를 제안하고 이의 성능을 비교한다. 확장가능한 4 bit 덧셈/뺄셈기와 곱셈기를 가지는 DPL(Data Path Logic)을 삽입하고, 재구성을 위한 memory를 삽입하여 제한된 logic을 재활용하는 방법인 실시간 재구성기능(RTBR)을 도입하여 용량과 속도면에서의 새건을 보이고자 한다. 이 논문에서는 CFB(Configurable Function Block)와 DPL(Data Path Logic)을 기본 block으로 RTBR 방법을 선택 함으로서 CFB, DPL, RTBR CFB, RTBR DPL의 4가지 block을 기본 block으로 제안 하였으며, 이의 성능을 비교하였다.
Advisors
이귀로researcherLee, Kwy-Roresearcher
Description
한국과학기술원 : 전기및전자공학과,
Publisher
한국과학기술원
Issue Date
1998
Identifier
134795/325007 / 000963021
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기및전자공학과, 1998.2, [ iii, [66] p. ]

Keywords

FPGA CFB DPL

URI
http://hdl.handle.net/10203/37012
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=134795&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0