DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | 이귀로 | - |
dc.contributor.advisor | Lee, Kwy-Ro | - |
dc.contributor.author | 곽재영 | - |
dc.contributor.author | Kwak, Jae-Yong | - |
dc.date.accessioned | 2011-12-14T01:41:26Z | - |
dc.date.available | 2011-12-14T01:41:26Z | - |
dc.date.issued | 1998 | - |
dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=134795&flag=dissertation | - |
dc.identifier.uri | http://hdl.handle.net/10203/37012 | - |
dc.description | 학위논문(석사) - 한국과학기술원 : 전기및전자공학과, 1998.2, [ iii, [66] p. ] | - |
dc.description.abstract | 이 논문은 용량과 속도면에서 우수한 새로운 구조의 FPGA를 제안하고 이의 성능을 비교한다. 확장가능한 4 bit 덧셈/뺄셈기와 곱셈기를 가지는 DPL(Data Path Logic)을 삽입하고, 재구성을 위한 memory를 삽입하여 제한된 logic을 재활용하는 방법인 실시간 재구성기능(RTBR)을 도입하여 용량과 속도면에서의 새건을 보이고자 한다. 이 논문에서는 CFB(Configurable Function Block)와 DPL(Data Path Logic)을 기본 block으로 RTBR 방법을 선택 함으로서 CFB, DPL, RTBR CFB, RTBR DPL의 4가지 block을 기본 block으로 제안 하였으며, 이의 성능을 비교하였다. | kor |
dc.language | kor | - |
dc.publisher | 한국과학기술원 | - |
dc.subject | FPGA CFB DPL | - |
dc.title | Data path logic과 실시간 재구성 기능을 도입한 새로운 구조의 FPGA 제안과 분석 | - |
dc.title.alternative | A design and estimation of the new FPGA with data path logic and run time block reconfiguration method | - |
dc.type | Thesis(Master) | - |
dc.identifier.CNRN | 134795/325007 | - |
dc.description.department | 한국과학기술원 : 전기및전자공학과, | - |
dc.identifier.uid | 000963021 | - |
dc.contributor.localauthor | 이귀로 | - |
dc.contributor.localauthor | Lee, Kwy-Ro | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.