Showing results 1 to 3 of 3
(A) study on architectures and algorithms for improving performance of SOVA based turbo code decoding = SOVA에 기초한 터보 코드 디코딩 성능 향상을 위한 알고리즘 및 구조 연구link Yoon, Sang-Sic; 윤상식; et al, 한국과학기술원, 2002 |
Reducing cache latency by combining addition and decoding = 가산과 디코딩의 통합을 이용한 캐시 시간지연의 감소에 관한 연구link Lee, Yung-Hei; 이융희; et al, 한국과학기술원, 1997 |
VLSI implementation for high-throughput turbo decoder with parallel architecture = 병렬 구조를 가지는 고속 터보 디코드의 VLSI 구현link Kwak, Jae-Young; 곽재영; et al, 한국과학기술원, 2003 |
Discover