Showing results 1 to 3 of 3
Exploiting implicit pipeline parallelism in GPU-accelerated workloads = GPU로 가속화된 워크로드에서 암시적 파이프라인 병렬화 연구link Jeong, Ji-Yun; Kim, Dong Jun; et al, 한국과학기술원, 2015 |
계층적 워드 라인 구조에 적용한 파이프라인 Row address 디코딩 기법에 관한 연구 = Pipelined row address decoding scheme for hierarchical word line structurelink 홍영민; Hong, Young-Min; et al, 한국과학기술원, 1999 |
열단위로 계층화된 저밀도 패리티 검사 복호기의 FPGA 기반 구현 = FPGA-based implementation for column layered LDPC decoderlink 강준용; Kang, Jun Yong; et al, 한국과학기술원, 2016 |
Discover