LE방법을 이용한 칩사이즈 패키지의 제조방법

Abstract

본 발명은 반도체 소자 등의 구성부분을 배치, 접속 보호하기 위한 패키지 제조 방법에 관한 것으로, 특히 LE(Lamination Encapsulation)방법을 이용한 칩사이즈 패키지(Chip Size Package : CSP) 제조방법에 관한 것이다. 이와 같은 본 발명은 라미네이션과 엔 캡슐레이션을 사용하여 신뢰성 및 가격의 저렴화를 도모하고, 대량생산에 따른 시장의 안정성과 메모리 및 비메모리용으로 공통 사용 가능케 하며, 패키지 크기가 반도체 칩 크기의 1.2배 이하로 하면서도 전기적 성능면에서 고전기적 성능을 가지게 하도록 함을 목적으로 한다.이를 위하여 본 발명은 최종 공정된 웨이퍼(Wafer)를 다이아몬드 톱(Saw)으로 약 4 - 6개 다이를 갖는 스트립(Strip)으로 절단하는 단계와, 절단된 웨이퍼 스트립을 라미네이션(Lamination)할 프레임(Frame)위에 약 5mm 간격으로 정렬시키되, 칩(Chip)의 앞면은 폴리머(Polymer)표면을 향하게 하는 단계와, 웨이퍼 스트립이 정렬된 상태에서 라미네이션시켜 웨이퍼와 리미네이션 필름을 접착시키고, 라미네이션 된 웨이퍼 뒷면이 있는 폴리마이드 프레임 주변에 폴리머를 사용하여 만든 댐(DAM) 안쪽웨이퍼가 있는 곳에 에폭시 계통의 엔캡슐랜트(Encapsulant)를 채운후 경화시키거나 몰딩하는 단계와, 비아(Via)가 형성된 필름위에 금속박막층을 형성하고, 이에 포토 레지스트(Photoresist)를 도포한 후 패터링(Patterning)을 통해 1/10 패드를 재배열 하는 단계와, 격자모양으로 배열된 I/O 패드 위에 플럭스(flux)를 도포한후 솔더 볼을 패드위에 정열시키고, 솔더 리플로우 오븐(reflow oven)을 이용하여 솔더 볼을 금속 패드위에 용융시켜 접속시킨 후 플럭스를 유기용매를 사용하여 세척하도록 하는 단계와, 구조물의 뒷면을 연마하고 한 롯트(lot)에 들어 있는 수십개의 다이(die)를 별개의 패키지로 절단시키는 단계로 이루어짐을 특징으로 한다.