반도체 소자의 제조방법METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
본 발명은 반도체 소자의 제조방법에 관한 것으로, 게이트 스페이서를 두껍게 형성하여 게이트와 중첩되지 않도록 드레인 영역을 형성함으로서 GIDL 전류를 감소시킬 수 있는 기술을 개시한다. 이를 위해, 본 발명은 반도체 기판 상부에 게이트를 형성하는 단계와, 게이트 양측벽에 스페이서를 형성하는 단계 및 스페이서 양측의 반도체 기판 내에 소스/드레인 영역을 형성하는 단계를 포함하되, 드레인 영역은 게이트와 이격되어 형성되는 것을 특징으로 한다. GIDL, 스페이서
- Assignee
- 한국과학기술원,에스케이하이닉스 주식회사
- Country
- KO (South Korea)
- Issue Date
- 2010-04-20
- Application Date
- 2008-02-15
- Application Number
- 10-2008-0014087
- Registration Date
- 2010-04-20
- Registration Number
- 10-0955182-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.