메모리 관리 유닛, 이를 포함하는 멀티 코어 프로세서, 컴퓨터 시스템 및 데이터 관리 방법Multi-Core Architecture with Second-Level TLB and Filters for Low TLB-Miss Penalty
멀티 코어 프로세서의 메모리 관리 유닛은 가상 페이지 번호 및 물리 페이지 번호 쌍들을 저장하는 변환 참조 버퍼; 및 어드레스 변환 요청에 응답하여 상기 변환 참조 버퍼에 상기 어드레스 변환 요청된 가상 페이지 번호의 존재 여부에 따른 필터링을 수행하고, 상기 필터링 결과에 따라 상기 변환 참조 버퍼로의 접근 가능 여부를 결정하는 필터를 포함한다.
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Issue Date
- 2014-01-22
- Application Date
- 2012-06-27
- Application Number
- 10-2012-0069111
- Registration Date
- 2014-01-22
- Registration Number
- 10-1356543-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.