이더넷 스위치의 통신 프레임 구조를 갖는 통신 장치 및 이를 이용한 실시간 다중 프로세서 통신 방법

Abstract

본 발명에서 다중 프로세서 시스템의 성능을 극대화할 수 있는 이더넷 스위치의 통신 프레임 구조 및 이를 이용한 실시간 다중 프로세서 통신 방법을 개시한다. 본 발명에 따른 통신 프레임 구조는, 전체 통신 시간을 균등 분할 한 프레임 구간(FI : Frame Interval)을 형성하며, 어느 하나의 프레임 구간(FI)은 동기화를 위한 패킷(packet)의 송수신을 수행하는 동기화 구간(SI : Synchronization Interval); 여러 프로세서로부터 동시 다발적으로 실시간 송수신을 위해 통신 시간 구간(Time Slot)으로 지정되는 실시간 구간(RTI); 및 상기 실시간 구간(RTI)가 종료된 후 여러 프로세서로부터 동시 다발적으로 비실시간 송수신을 위해 통신 시간 구간(Time Slot)으로 지정되는 비실시간 구간(NRTI : Non Real Time Interval)을 포함하여 구성된다. 따라서, 본 발명은 프레임 구간, 실시간 구간, 비실시간 구간 등과 아울러 시간 간격을 효율적으로 배치하고, 여유 시간 간격을 활용함으로써, 최소한의 프레임 구간을 사용할 수 있거나, 주어진 프레임 구간 내에서 많은 통신량을 소화할 수 있어서 다중 프로세서 시스템의 성능을 극대화할 수 있다.