관통 웨이퍼 비아를 포함하는 적층 칩 패키지 및 이의 생산방법STACKED CHIP PACKAGE INCLUDING THROUGH WAFER VIA AND METHOD OF MANUFACTURING THE SAME

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 234
  • Download : 0
DC FieldValueLanguage
dc.contributor.author김정호ko
dc.contributor.author유충현ko
dc.contributor.author박준서ko
dc.date.accessioned2017-12-20T00:45:58Z-
dc.date.available2017-12-20T00:45:58Z-
dc.date.issued2010-06-07-
dc.identifier.urihttp://hdl.handle.net/10203/228842-
dc.description.abstract적층칩 패키지는 반도체 기판, 복수의 반도체 칩들, 제1 관통 웨이퍼 비아들 및 제2 관통 웨이퍼 비아들을 포함한다. 복수의 반도체 칩들은 반도체 기판 상에 적층되고, 복수의 제1 관통 웨이퍼 비아들은 복수의 반도체 칩들의 제1 동일 좌표 상에 형성되어 반도체 칩들을 관통하며 고주파 신호를 전송하고, 복수의 제2 관통 웨이퍼 비아들은 복수의 제1 웨이퍼 비아들이 위치한 좌표와 다른 제2 동일 좌표 상에 형성되어 반도체 칩들을 관통하며 이산화규소(SiO2)막으로 둘러싸여 저주파 신호를 전송하는 복수의 제2 관통 웨이퍼 비아들을 포함하여 주파수 대역에 관계없이 안정되고 깨끗한 신호를 전달할 수 있다.-
dc.title관통 웨이퍼 비아를 포함하는 적층 칩 패키지 및 이의 생산방법-
dc.title.alternativeSTACKED CHIP PACKAGE INCLUDING THROUGH WAFER VIA AND METHOD OF MANUFACTURING THE SAME-
dc.typePatent-
dc.type.rimsPAT-
dc.contributor.localauthor김정호-
dc.contributor.nonIdAuthor유충현-
dc.contributor.nonIdAuthor박준서-
dc.contributor.assignee한국과학기술원-
dc.identifier.iprsType특허-
dc.identifier.patentApplicationNumber10-2008-0033490-
dc.identifier.patentRegistrationNumber10-0963593-0000-
dc.date.application2008-04-11-
dc.date.registration2010-06-07-
dc.publisher.countryKO-
Appears in Collection
EE-Patent(특허)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0