반도체 칩의 클럭 신호 분배망 및 클럭 신호 분배 방법Clock Signal Distribution Network and Method for Clock Signal Distribution of Semiconductor Chip
반도체 칩의 클럭 신호 분배망은 클럭 신호원, 신호 분배기 및 집적 회로를 포함한다. 클럭 신호원은 외부 클럭 신호를 입력 받아 외부 클럭 신호에 동기하여 지터와 노이즈가 감소된 내부 클럭 신호를 발생시킨다. 신호 분배기는 클럭 신호원의 하부에 적층되어 내부 클럭 신호를 분배한다. 집적 회로는 신호 분배기를 통해 분배된 클럭 신호를 이용하여 동작하는 회로 소자를 포함하고, 클럭 신호원 및 신호 분배기와 서로 분리되어 신호 분배기와 인쇄 회로 기판 사이에 적층된다.
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Issue Date
- 2009-03-31
- Application Date
- 2008-01-08
- Application Number
- 10-2008-0001968
- Registration Date
- 2009-03-31
- Registration Number
- 10-0892056-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.