Showing results 1 to 4 of 4
A low power cmos decision feedback equalizer for a serial link receiver = 직렬 전송 수신기를 위한 저전력 결정 궤환 이퀄라이저link Kim, Yong-Hun; 김용훈; et al, 한국과학기술원, 2013 |
Capacitive coupled 3-Tap FFE and RC-filtered DDJ compensator for on chip global interconnects = 온 칩 데이터 전송을 위한 커패시터 결합 구조의 이퀄라이저와 데이터 의존성 지터 보상 회로link Oh, Jie-Hwan; 오지환; et al, 한국과학기술원, 2012 |
Measurement and analysis of the package-level eye diagram using on-chip signal integrity analyzer (OSIA) in high speed serial link = 고속 직렬 링크에서의 신호 무결성 분석기를 이용한 패키지 레벨의 Eye Diagram의 측정과 분석link Shin, Min-Chul; 신민철; et al, 한국과학기술원, 2012 |
Modeling and Design Optimization of a Wideband Passive Equalizer on PCB Based on Near-End Crosstalk and Reflections for High-Speed Serial Data Transmission Song, Eak-Hwan; Cho, Jeong-Hyeon; Kim, Joung-Ho; Shim, Yu-Jeong; Kim, Ga-Won, IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY, v.52, pp.410 - 420, 2010-05 |
Discover