Browse "School of Electrical Engineering(전기및전자공학부)" by Subject 클럭 게이팅▼a레지스터 그룹핑▼a게이팅 로직▼a순환 경로▼a최대 가중치 매칭▼a로직 간소화
Showing results 1 to 1 of 1
| Automatic clock gating synthesis of gate-level netlist = 게이트 레벨 넷리스트의 클럭 게이팅 자동 합성link Han, Inhak; 한인학; et al, 한국과학기술원, 2017 |
Discover
Open Access
- 573 OA Article
Date issued
- 4,870 2020 - 2024
- 18,943 2010 - 2019
- 15,019 2000 - 2009
- 7,644 1990 - 1999
- 2,391 1980 - 1989