Showing results 1 to 2 of 2
(A) 0.18um CMOS 10 Gb/s 1:4 DEMUX and 5 GHz PLL using fast locking scheme = 0.18um CMOS 공정을 이용한 10 Gb/s 1:4 DEMUX와 빠른 locking 방법을 이용한 5GHz PLLlink Hong, Ju-Pyo; 홍주표; et al, 한국과학기술원, 2006 |
Study on improvement of audible noise and line regulation for flyback converter using valley switching = 밸리 스위칭을 이용한 플라이백 변환기에서 가청 노이즈와 라인 레귤레이션 향상에 관한 연구link Hong, Ju Pyo; 홍주표; et al, 한국과학기술원, 2015 |
Discover