Showing results 1 to 2 of 2
Jitter-tolerant I/O clock distribution network using chip and package hybrid interconnection = 칩과 패키지의 혼성 전송선을 이용한 저 지터 입출력 클럭 신호 분배의 설계 및 구현link Chung, Dae-Hyun; 정대현; et al, 한국과학기술원, 2006 |
고정 및 부동 소수점 저전력 32비트 곱셈기 = A low power 32bits fixed/floating point shared multiplierlink 정대현; Chung, Dae-Hyun; et al, 한국과학기술원, 1997 |
Discover