Showing results 1 to 4 of 4
HLS-pg: High-Level Synthesis of Power-Gated Circuits Choi, Eunjoo; Shin, Changsik; Shin, Youngsoo, IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, v.28, no.3, pp.451 - 456, 2009-03 |
Temporal partitioning to amortize reconfiguration overhead for dynamically reconfigurable architectures = 동적 재구성 아키텍처의 재구성 오버헤드를 줄이기 위한 시간적 분할 기법link Kim, Jin-Hwan; 김진환; et al, 한국과학기술원, 2008 |
상위 수준 합성에서의 하드웨어 예측기 구현 = Hardware estimator in high-level synthesislink 이기택; Lee, Ki-Taek; et al, 한국과학기술원, 1997 |
상위수준 합성을 이용한 HDTV용 PCR클럭 복원을 위한 디지털 위상제어루프의 설계 = The design of PCR clock recovery digital PLL for HDTV using high-level synthesislink 김진욱; Kim, Jin-Wook; et al, 한국과학기술원, 1998 |
Discover