Showing results 3 to 7 of 7
Designing a Resilient L1 Cache Architecture to Process Variation-Induced Access-Time Failures Hong, Seokin; Kim, Soontae, IEEE TRANSACTIONS ON COMPUTERS, v.65, no.10, pp.2999 - 3012, 2016-10 |
DRAM energy reduction by prefetching-based memory traffic clustering = DRAM 에너지 소비를 줄이기위한 프리페칭 기반의 메모리 접근 클러스터링 기법link Lee, Ye-Bin; 이예빈; et al, 한국과학기술원, 2012 |
DRAM power-aware rank scheduling = 디램 파워를 고려한 랭크 스케쥴링link Kim, Suk Ki; 김석기; et al, 한국과학기술원, 2012 |
Energy-Efficient DRAM System Design via Memory Traffic Reshaping and Partial Data Writes = 메모리 트래픽 조정 및 부분 데이터 쓰기를 통한 에너지 효율적인 DRAM 시스템 설계에 관한 연구link Lee, Yebin; 이예빈; et al, 한국과학기술원, 2017 |
PABC : power aware buffer cache management for low power consumption = PABC : 저전력을 위한 버퍼 캐시 관리 기법link Lee, Min; 이민; et al, 한국과학기술원, 2006 |
Discover