미래전자소자를 위한 실리콘 카바이드 기판 위에 형성된 에피텍시얼 그래핀에 관한 연구

Abstract

그래핀은 전자들의 발리스틱 전송과 같은 우수한 전기적 특성을 가진 물질로 미래전자소자를 위한 유망한 물질로 큰 각광을 받고 있다. 그래핀 전자소자의 구현을 위해서는 대면적은 그래핀을 형성시키는 공정기술을 개발하는 것이 필요하다. 현재까지 알려진 그래핀 형성 방법 중에서 실리콘 카바이드 기판 위에 실리콘 승화를 통해서 에피텍시얼 그래핀을 형성 시키는 방법은 대면적의 그래핀을 만드는데 효과적인 방법이다. 하지만, 이러한 방법으로 실리콘 카바이드 기판 위에 길러진 그래핀의 경우에는 대부분 많은 양의 탄소 뭉침과 주름 등이 그래핀의 표면에 존재하게 되는데, 이러한 탄소 결함의 근본적인 원인에 대해서는 몇가지 가설들이 제시되고 있지만, 실험적으로 확인이 이루어지지 않았다. 본 논문에서는 우리가 양질의 그래핀을 형성시키는데 있어서 흑연화 과정 전의 실리콘 카바이드 기판의 표면 처리가 매우 중요한 요소라는 것을 알리고, 그래핀의 질을 향상시키기 위해서 육불화황 가스를 이용한 인시츄 세정이라는 새로운 방법을 제시하고 도입한다. 그래핀 층은 Si-terminated 4H-SiC 기판 위에 길러졌다. 실리콘 카바이드 웨이퍼는 같은 비율의 황산과 과산화수소 혼합용액과 10% 불산에 의해 각각 표면 세정 과정을 거친 후에 2~5×$10^{-6}$ Torr 의 진공도를 나타내는 진공챔버에서 흑연화 과정을 거쳤다. 흑연화 전에, 선택된 몇몇 실리콘 카바이드 샘플들은 퍼니스 챔버 내부에서 250℃ 또는 600℃ 에서 5초간 400sccm의 양의 $SF_6$ 가스를 흘려주어서 인시츄 세정을 실시하였다. 샘플을 챔버에 로딩을 한 후에 고진공으로 도달되는 시간이 표면 거칠기 측면에서 그래핀의 질에 큰 영향을 끼친다는 것을 알아냈고, 이는 실리콘 카바이드와 챔버 내부의 잔류산소의 반응에 의해 형성된 산화막이 균일한 흑연화에 중요한 요소라는 것을 제시한다. 그리하여 흑연화 과정이 일어나기 전에 산화막을 제거시키기 위해서 우리는 반도체 산업에서 반응 이온 에칭에 사용되는 SF6 가스로 인시츄 세정 방법을 제시한다. 실리콘 카바이드 기판 표면의 $SF_6$ 가스 처리는 탄소 뭉침을 줄이고, 낮은 표면 저항과 2$\AA$의 향상된 표면 거칠기, 더욱더 넓은 그래핀 영역을 가능하게 한다. 게다가 실리콘 카바이드 기판을 챔버에 로딩하기 전에 화학용액을 이용한 세정의 효과에 대해서도 논의되어, 실리콘 카바이드 기판 표면의 화학적 세정은 비록, $SF_6$ 가스 처리가 행해져도 양질의 그래핀을 형성시키는데 중요한 역할을 한다는 것을 알았다. $SF_6$ 가스를 이용한 인시츄 세정은 고진공 수준의 챔버에서 양질의 그래핀을 형성시킬 수 있으며, 이러한 CMOS 공정 기술은 대면적의 그래핀을 대량으로 만드는데 용이할 것이다. 에피텍시얼 그래핀의 표면 연구 또한 이루어졌다. 흑연화 과정은 테라스 가장자리에서 쉽게 일어나는 결합파괴에 의해서 가장자리 부근에서 시작되며, 테라스의 중앙으로 점차적으로 이동한다. 그리고 흑연화 온도가 올라갈수록 결함 회복에 의해 결함에 의한 라만 신호가 줄어들게 되고 이는 그래핀 층의 두께가 늘어나는 것과 동반된다.