DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | 조규형 | - |
dc.contributor.advisor | Cho, Gyu-Hyeong | - |
dc.contributor.author | 김이경 | - |
dc.contributor.author | Kim, Yi-Gyeong | - |
dc.date.accessioned | 2011-12-14T01:54:43Z | - |
dc.date.available | 2011-12-14T01:54:43Z | - |
dc.date.issued | 2005 | - |
dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=243684&flag=dissertation | - |
dc.identifier.uri | http://hdl.handle.net/10203/37855 | - |
dc.description | 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공, 2005.2, [ iii, 73 p. ] | - |
dc.description.abstract | 파이프라인 ADC의 각 스테이지는 Sub-ADC와 OP-앰프를 이용하는 MDAC으로 구성된다. OP-앰프의 이득이 충분하지 못한 경우, MDAC 출력은 이득에러를 발생시킨다. 이 MDAC 이득에러는 DNL, INL 특성을 나쁘게 하고, 나타나지 않는 코드를 발생할 수도 있다. MDAC 이득에러를 보정하기 위해서 가변 커패시터를 이용한 MDAC 구조를 제안하였다. 그리고 출력코드의 누적분포를 이용하여 MDAC 이득에러를 검출할 수 있도록 하였다. 제안된 방법은 인터럽트 시간이 불필요하고, 추가적인 회로가 크지 않다는 장점이 있다. 설계된 회로는 10비트, 50MS/s로 동작하도록 하였다. 아날로그 블록은 하이닉스 0.35um CMOS 공정을 사용하여 디자인 되었고, MDAC 이득에러 분석을 위한 회로는 FPGA를 이용하여 구성된다. | kor |
dc.language | kor | - |
dc.publisher | 한국과학기술원 | - |
dc.subject | 파이프라인 아날로그-디지털 신호변환기 | - |
dc.subject | Pipelined ADC | - |
dc.title | 파이프라인 아날로그-디지털 신호변환기의 MDAC 이득오차 보상방법 | - |
dc.title.alternative | MDAC gain error compensation method in pipelined ADC | - |
dc.type | Thesis(Master) | - |
dc.identifier.CNRN | 243684/325007 | - |
dc.description.department | 한국과학기술원 : 전기및전자공학전공, | - |
dc.identifier.uid | 020033137 | - |
dc.contributor.localauthor | 조규형 | - |
dc.contributor.localauthor | Cho, Gyu-Hyeong | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.