동기식 전송장치에서 동기 알고리즘 성능분석과 병렬 스크램블러 구현Performance analysis of a reframe algorithm and implementation of a parallel scrambler in the synchronous digital hierarchy transmission system

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 622
  • Download : 0
이 논문에서는 전송속도가 수 Gbps 급에 이르는 동기식 전송장치에서 실제적으로 구현 가능한 병렬 다중화 방식의 프레임 동기 알고리즘과 병렬 스크램블러에 대하여 살펴보았다. 먼저, 프레임 동기 알고리즘에 대하여서는 이제까지 써오던 직렬 프레임 패턴 탐색 방식과 동기식 전송장치에서 쓴 병렬 프레임 탐색 방식과의 차이점을 알아보고 그 성능을 분석하였다. 그 결과 프레임 패턴 비트수가 작으면 병렬 방식의 성능이 떨어짐을 확인하였으나 프레임 패턴 비트수가 16 이상이면 병렬 방식과 직렬 방식 사이에 차이가 없음을 확인하였다. 또한, 성능분석 결과로부터 CCITT 규격에 맞는 성능변수를 얻었다. 다음으로, 병렬 스크램블러 구현에서는 알려져 있는 해석적 방법을 토대로 C 프로그램을 작성하였다. 이 프로그램을 사용하여 동기식 전송장치에서 권고되고 있는 스크램블러와 등가한 임의의 m 비트 병렬 스크램블러를 간단히 구현할 수 있었다. 이 논문에서 살펴본 병렬 다중화 방식은 현재 한국전자통신연구소에서 개발한 STM-16 광전송장치에 쓰이고 있으며 앞으로 개발될 10Gbps 급의 STM-64 전송장치에도 쉽게 응용할 수 있다.
Advisors
송익호researcherSong, Iick-Horesearcher
Description
한국과학기술원 : 전기 및 전자공학과,
Publisher
한국과학기술원
Issue Date
1994
Identifier
69797/325007 / 000901114
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 1994.8, [ iii, 42 p. ]

URI
http://hdl.handle.net/10203/36815
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=69797&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0