낸드 플래시 메모리 장치를 위한 저밀도 패리티 검사 부호 설계

Abstract

하드 디스크 드라이브는 오랫동안 컴퓨터 시스템의 저장장치로 사용되어 왔다. 최근들어 SSD가 차세대 저장장치로 주목 받고 있다. SSD는 읽기,쓰기 속도가 빠르고 기계적인 동작이 없으며 전력 소모가 적다는 특징을 가지지만 셀당 저장 비트 수가 증가함에 따라 신뢰도가 감소하고 있다. 이 학위 논문에서는 셀 당 2비트 이상을 저장하는 미래의 낸드 플래시 메모리를 위한 오류 정정 시스템을 조사한다. 셀 당 비트 수의 이론적인 한계치를 계산하기 위해, 읽고 쓰는 과정을 m-ary Qudrature Amplitude Modulation (QAM) 신호가 Additive White Gaussian Noise (AWGN) 채널을 통과한 것으로 모델링 한다. 그리고 등가 통신 채널의 용량을 계산한다. 낸드 플래시 메모리에서 아날로그 값의 형태인 전하량의 레벨이 비트 값을 표시하는데, 저장된 전하량의 레벨은 센싱 회로를 통해 양자화 된다. 낸드 플래시 메모리에서는 대부분 제한된 버퍼의 크기나 읽기 속도와 같은 현실적인 문제 때문에 1비트 양자화를 수행한다. 우리는 셀 당 비트 저장밀도가 Multi-Level Cell (MLC, 2bits/cell), Tri-Level Cell (TLC, 3bits/cell), Quad-Level Cell (QLC, 4bits/cell) 인 환경에서 무한대 양자화, q 비트 양자화, 1비트 양자화인 경우를 고려하여 채널용량을 계산한다. 세 가지 다른 양자화 방법은 각각 AWGN, m개의 인풋과 2^q 개의 아웃풋을 갖는 Discrete-Memoryless Channel (DMC), BSC 에 각각 대응한다. 채널 용량 분석은 현재의 오류 정정 시스템인 BCH 부호가 MLC에서 QLC로 비트 밀도가 증가함에 따라 채널 용량 손실이 커짐을 보여준다. 그리고 이것은 우리가 Low-Density Parity-Check (LDPC) 부호와 같은 더 강력한 오류 정정 부호 로부터 채널용량 접근에 대한 가능성을 찾아야 함을 말해준다. 먼저 우리는 엑싯차트를 사용해 BSC 모델에서 채널용량에 접근하는 LDPC 부호를 설계하고 Monte Carlo 시뮬레이션을 통해 성능을 평가한다. 이 과정은 강력한 오류 정정 부호조차도 1 비트 양자화로 인한 정보의 손실로 인한 저장 용량의 손실이 필연적으로 생겨난다는 것을 보여준다. 이 학위 논문에서는 양자화 회로의 성능과 복잡도를 적절히 해결할 수 있는 양자화 방법을 제안한다. 그리고 제안된 양자화 방법에 의해 생겨난 등가 통신 채널에 대해 LDPC 부호를 최적화 하여 설계하고, Monte Carlo 시뮬레이션을 통해 성능을 평가한다. 시뮬레이션 결과는 제안한 시스템이 BCH 부호와 비교하여 워드 오류율 10^-15에서 MLC와 TLC 에 대해서 각각 1.53dB의 이득과 3dB 이상의 이득이 있을 것임을 보여준다. LDPC 부호를 설계할 때에는, 좋은 오류 마루 성능을 갖고, 수학적인 구조를 갖는 Reed-Solomon based Quasi-Cyclic (RS-QC) LDPC 부호만을 사용한다.