Cell 프로세서에서 병렬 불규칙 계산의 DMA 오버헤드 축소에 관한 연구DMA overhead reduction for parallel irregular reductions on the cell processor

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 461
  • Download : 0
메모리 대기시간이 컴퓨터 성능의 병목지점이 됨에 따라, on-chip 메모리의 효율적인 관리는 점차 중요해지고 있다. 오늘날, 이러한 문제를 해결하기 위해서 프로세서와 메모리의 성능 차이를 줄이기 위한 명시적 메모리 관리 아키텍처의 개발 연구가 진행되고 있고, 이러한 아키텍처는 DMA와 같은 동시 다발적인 메모리 접근 메커니즘을 제공한다. 하지만, 이러한 아키텍처는 소프트웨어의 개발을 더욱 복잡하고 어렵게 만든다. 명시적 메모리 관리 구조에서의 불규칙 계산의 병렬화는 멀티 코어 프로세서의 성능 최대화를 위해 기존의 알고리즘의 재디자인을 필요로 한다. 이 논문에서는 다음의 두 가지 메커니즘을 통하여 이러한 아키텍처에서의 성능 향상을 꾀한다. (i) region 기반 연산을 통하여 데이터 이동양과 횟수를 줄임, (ii) 연산 끼워넣기를 통하여 데이터 이동의 오버헤드를 감춤. 논문에서 제안한 방법의 성능 측정을 위하여 우리가 사용한 기기는 Cell 프로세서가 내장된 Sony Playstation3 이다. 실험 결과, 우리의 방법은 단일 쓰레드의 성능과 비교하여 최대 14배의 성능 향상을 이루었고, 기존의 멀티플 버퍼링과 비교하여 최대 50%의 메모리 오버헤드를 줄였다.
Advisors
한환수researcherHan, Hwan-sooresearcher
Description
한국과학기술원 : 전산학전공,
Publisher
한국과학기술원
Issue Date
2008
Identifier
302010/325007  / 020064023
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전산학전공, 2008. 8., [ v, 34 p. ]

Keywords

Cell Processor; Memory; Irregular Reduction; Parallel; DMA; Cell 프로세서; 메모리; 불규칙 계산; 병렬; DMA; Cell Processor; Memory; Irregular Reduction; Parallel; DMA; Cell 프로세서; 메모리; 불규칙 계산; 병렬; DMA

URI
http://hdl.handle.net/10203/34829
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=302010&flag=dissertation
Appears in Collection
CS-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0