프롤로그를 이용한 게이트 수준 논리 회로 합성에 관한 연구A study on gate level logic circuit synthesis using prolog
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 조정완 | - |
| dc.contributor.advisor | Cho, Jung-Wan | - |
| dc.contributor.author | 안종철 | - |
| dc.contributor.author | Ahn, Jong-Chul | - |
| dc.date.accessioned | 2011-12-13T05:52:36Z | - |
| dc.date.available | 2011-12-13T05:52:36Z | - |
| dc.date.issued | 1989 | - |
| dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=66764&flag=dissertation | - |
| dc.identifier.uri | http://hdl.handle.net/10203/33842 | - |
| dc.description | 학위논문(석사) - 한국과학기술원 : 전산학과, 1989.2, [ 1책(면수복잡) ] | - |
| dc.language | kor | - |
| dc.publisher | 한국과학기술원 | - |
| dc.title | 프롤로그를 이용한 게이트 수준 논리 회로 합성에 관한 연구 | - |
| dc.title.alternative | A study on gate level logic circuit synthesis using prolog | - |
| dc.type | Thesis(Master) | - |
| dc.identifier.CNRN | 66764/325007 | - |
| dc.description.department | 한국과학기술원 : 전산학과, | - |
| dc.identifier.uid | 000861719 | - |
| dc.contributor.localauthor | 조정완 | - |
| dc.contributor.localauthor | Cho, Jung-Wan | - |
- Appears in Collection
- CS-Theses_Master(석사논문)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.