スティープスロープ電界効果トランジスタとその動作方法STEEP-SLOPE FIELD-EFFECT TRANSISTOR AND FABRICATION METHOD

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 43
  • Download : 0
DC FieldValueLanguage
dc.contributor.author최양규ko
dc.contributor.author김명수ko
dc.date.accessioned2024-01-12T05:00:17Z-
dc.date.available2024-01-12T05:00:17Z-
dc.identifier.urihttp://hdl.handle.net/10203/317783-
dc.description.abstractスティープスロープ電界効果トランジスタとその製造方法を提供する。本発明の一実施形態に係るスティープスロープ電界効果トランジスタは、基板上に形成されるソース、チャネル領域、ドレインと、前記チャネル領域の上部に形成されるゲート絶縁膜と、前記ゲート絶縁膜の上部に形成されるフローティングゲートと、前記フローティングゲートの上部に形成される遷移層と、前記遷移層の上部に形成されるコントロールゲートとを含み、前記スティープスロープ電界効果トランジスタは、前記コントロールゲートに基準電位以上を印加することで前記フローティングゲートに保存された少なくとも1つの電荷を放出または搬入させることができる。-
dc.titleスティープスロープ電界効果トランジスタとその動作方法-
dc.title.alternativeSTEEP-SLOPE FIELD-EFFECT TRANSISTOR AND FABRICATION METHOD-
dc.typePatent-
dc.type.rimsPAT-
dc.contributor.localauthor최양규-
dc.contributor.assigneeKAIST-
dc.identifier.iprsType특허-
dc.identifier.patentApplicationNumber2021-555154-
dc.identifier.patentRegistrationNumber7352984-
dc.date.application2021-07-29-
dc.date.registration2023-09-21-
dc.publisher.countryJA-
Appears in Collection
EE-Patent(특허)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0