반도체 웨이퍼 빈 맵 분류를 위한 효율적인 합성곱 신경망Efficient convolutional neural networks for semiconductor wafer bin map classification

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 101
  • Download : 0
웨이퍼 검사 공정에서 얻어진 결과는 웨이퍼 맵으로 표현되며 웨이퍼 상 각 칩들의 정상 동작 여부를 나타내는 중요한 정보를 담고 있다. 웨이퍼 맵에 나타난 불량 패턴은 결함이 발생한 공정과 장비에 관한 정보를 제공하지만, 패턴 분류를 자동화하는 것은 처리 속도와 자원 효율성이 뒷받침되지 않으면 실제 제조 현장에 적용하기 어렵다. 본 연구의 목적은 이러한 불량 패턴을 적은 자원과 시간으로 분류하는 것이다. 이를 위해 (1) 최신 성능, (2) 자원 사용량 감소, (3) 처리 시간 단축이라는 세 가지 속성을 통합할 수 있는 효율적인 합성곱 신경망 모델을 탐색한다. 본 연구에서는 공개 데이터셋 WM-811K를 사용해 웨이퍼에서 많이 발견되는 9가지 불량 패턴 유형(센터, 에지 로케이션, 로케이션, 도넛, 에지 링, 랜덤, 스크래치, 니어풀, 논)을 분류하는 문제를 다룬다. 가장 크기가 작고 최신의 경량 합성곱 신경망 모델인 이피션트넷 버전2, 셔플넷 버전2, 모바일넷 버전2, 버전3을 사용해 분류 성능과 자원 사용량 및 처리 시간을 비교하였다. 그 결과 모바일넷 버전3 기반의 웨이퍼 맵 패턴 분류기가 가장 빠르고 가장 적은 자원을 사용하면서 일반 합성곱 신경망 모델에 준하는 높은 분류 성능을 달성하는 것을 확인하였다. 따라서 실제 제조 시스템에서 고성능 하드웨어 없이도 웨이퍼 맵 분류 모델로 활용이 가능하다는 것을 증명할 수 있다.
Advisors
유창동researcherYoo, Chang Dongresearcher
Description
한국과학기술원 :전기및전자공학부,
Publisher
한국과학기술원
Issue Date
2023
Identifier
325007
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기및전자공학부, 2023.2,[v, 45 p. :]

Keywords

웨이퍼 검사 공정▼a웨이퍼 맵▼a불량 패턴 분류▼a경량 합성곱 신경망; Wafer test process▼aWafer map▼aDefect pattern classification▼aLight-weight convolutional neural networks

URI
http://hdl.handle.net/10203/309975
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=1032858&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0