디지털 위상 고정 루프 회로, 이를 포함하는 시스템 온 칩 및 이의 동작 방법

Abstract

본 발명의 실시예에 따른 디지털 위상-고정 루프 회로는 최적 간격 타임-디지털 컨버터, 디지털 제어 발진기, 제1 서브 회로, 제2 서브 회로, 제1 하이브리드 스위치드 커패시터 회로, 제2 하이브리드 스위치드 커패시터 회로 및 시퀀스 캘리브레이션 회로를 포함한다. 상기 최적 간격 타임-디지털 컨버터는 제1 주파수를 가지는 기준 클럭 신호와 제2 주파수를 가지는 출력 클럭 신호가 분주된 분주 클럭 신호를 비교하여 상기 기준 클럭 신호와 상기 분주 클럭 신호 사이의 양자화된 타이밍 에러들을 나타내는, 부호를 포함하는 제1 디지털 값을 출력한다. 상기 디지털 제어 발진기는 상기 출력 클럭 신호를 생성한다. 상기 제1 서브 회로는 상기 제1 디지털 값에 기초하여 제1 스위칭 신호와 제1 제어 전압을 생성한다. 상기 제2 서브 회로는 상기 제1 디지털 값에 기초하여 제2 스위칭 신호와 제2 제어 전압을 생성한다. 상기 제1 하이브리드 스위치드 커패시터 회로는 상기 제1 제어 전압을 저장하고, 상기 제1 스위칭 신호에 응답하여 상기 제1 제어 전압을 상기 디지털 제어 발진기에 제공한다. 상기 제2 하이브리드 스위치드 커패시터 회로는 상기 제2 제어 전압을 저장하고, 상기 제2 스위칭 신호에 응답하여 상기 제2 제어 전압을 상기 디지털 제어 발진기에 제공한다. 상기 시퀀스 캘리브레이션 회로는 상기 분주 클럭 신호와 상기 제1 디지털 값에 기초하여 상기 양자화된 타이밍 에러들과 관계된 타임 문턱값들이 타겟 문턱값들에 수렴하도록 상기 타임 문턱값들을 조절하고, 상기 조절된 타임 문턱값들에 기초한 지연 웨이트값들을 상기 최적 간격 타임-디지털 컨버터에 제공한다. 상기 디지털 제어 발진기는 상기 제1 제어 전압과 상기 제2 제어 전압에 기초하여 상기 출력 클럭 신호의 주파수를 조절한다.