전하 차단 영역을 포함한 전계 효과 트랜지스터 및 이를 이용한 메모리 소자FIELD EFFECT TRANSISTOR INCLUDING CHARGE BLOCKING REGION AND MEMORY DEVICE USING IT
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 최양규 | ko |
| dc.contributor.author | 이건범 | ko |
| dc.date.accessioned | 2023-03-14T10:15:10Z | - |
| dc.date.available | 2023-03-14T10:15:10Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/305615 | - |
| dc.description.abstract | 본 발명은 전계 효과 트랜지스터 내 전하 차단 영역의 영향으로 움직임이 억제된 전하에 의해 채널의 전위가 변경되어 ‘0’과 ‘1’의 메모리 상태를 구현하는 구조에 관한 것으로서, 상기 전계 효과 트랜지스터는 기판, 상기 기판 내에 형성되는 소스 및 드레인, 상기 기판 내에 형성되며, 상기 소스 및 드레인을 연결하도록 형성된 채널, 상기 채널의 상부에 형성되는 게이트 절연막, 상기 게이트 절연막 상에 형성된 게이트 및 상기 기판의 하부에 형성되며, 상기 기판 내에 바디의 도핑 극성과 상반되는 도핑 극성으로 전하를 차단하는 상기 전하 차단 영역을 포함하는 것을 특징으로 한다. | - |
| dc.title | 전하 차단 영역을 포함한 전계 효과 트랜지스터 및 이를 이용한 메모리 소자 | - |
| dc.title.alternative | FIELD EFFECT TRANSISTOR INCLUDING CHARGE BLOCKING REGION AND MEMORY DEVICE USING IT | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 최양규 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2021-0058271 | - |
| dc.identifier.patentRegistrationNumber | 10-2506202-0000 | - |
| dc.date.application | 2021-05-06 | - |
| dc.date.registration | 2023-02-28 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.