깊은 엔웰을 갖는 3중웰 씨모스 공정으로 구현된 수직형바이폴라 접합 트랜지스터 제조방법 및 수신기.MANUFACTURING METHOD OF VERTICAL BIPOLAR JUNCTIONTRANSISTOR WHICH HAS DEEP N-WELL IN TRIPPLE-WELLCOMPLEMENTARY METAL OXIDE SEMICONDUCTOR TECHNOLOGY ANDITS RECEIVER

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 74
  • Download : 0
DC FieldValueLanguage
dc.contributor.author이귀로ko
dc.contributor.author남일구ko
dc.contributor.author김영진ko
dc.date.accessioned2022-12-10T02:03:24Z-
dc.date.available2022-12-10T02:03:24Z-
dc.identifier.urihttp://hdl.handle.net/10203/302475-
dc.description.abstract본 발명은 통신 시스템에 관한 것으로서, 본 발명은 DC 오프셋, I/Q회로 간 정합 특성, 및 잡음 특성이 개선된 수신 감도가 우수한 직접 변환 수신기에 관한 것이다.본 발명에 따른 깊은 엔웰을 갖는 3중웰 씨모스 공정으로 구현된 수직형 바이폴라 접합 트랜지스터 제조방법은 수직형 바이폴라 접합 트랜지스터를 포함하는 바이-씨모스(BiCMOS) 트랜지스터 제조방법에 있어서, 깊은 N웰을 갖는 3중웰 CMOS 공정에서 구현되며, 에미터는 CMOS 공정의 N+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 CMOS 공정의 P웰 및 P+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 CMOS 공정의 깊은 N웰, N웰 및 N+ 콘텍트에 의하여 형성되며, 수직형 바이폴라 접합 트랜지스터의 P웰은 쉘로우(shallow) p-베이스 임플란트(p-base implant) 공정에 의하여 P웰의 두께가 감소되는 것을 특징으로 이루어진다.수직형 바이폴라 접합 트랜지스터, 표준 CMOS 공정, 수신기, 믹서, 증폭기-
dc.title깊은 엔웰을 갖는 3중웰 씨모스 공정으로 구현된 수직형바이폴라 접합 트랜지스터 제조방법 및 수신기.-
dc.title.alternativeMANUFACTURING METHOD OF VERTICAL BIPOLAR JUNCTIONTRANSISTOR WHICH HAS DEEP N-WELL IN TRIPPLE-WELLCOMPLEMENTARY METAL OXIDE SEMICONDUCTOR TECHNOLOGY ANDITS RECEIVER-
dc.typePatent-
dc.type.rimsPAT-
dc.contributor.localauthor이귀로-
dc.contributor.nonIdAuthor남일구-
dc.contributor.nonIdAuthor김영진-
dc.contributor.assignee한국과학기술원-
dc.identifier.iprsType특허-
dc.identifier.patentApplicationNumber10-2005-0069155-
dc.identifier.patentRegistrationNumber10-0616233-0000-
dc.date.application2005-07-28-
dc.date.registration2006-08-18-
dc.publisher.countryKO-
Appears in Collection
EE-Patent(특허)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0