DC Field | Value | Language |
---|---|---|
dc.contributor.author | 강호용 | ko |
dc.contributor.author | 최현균 | ko |
dc.contributor.author | 이루다 | ko |
dc.contributor.author | 권율 | ko |
dc.contributor.author | 이만섭 | ko |
dc.contributor.author | 채상훈 | ko |
dc.date.accessioned | 2022-12-08T01:04:23Z | - |
dc.date.available | 2022-12-08T01:04:23Z | - |
dc.identifier.uri | http://hdl.handle.net/10203/302071 | - |
dc.description.abstract | 클럭 위상 정렬 장치 및 그 방법이 개시된다. 본 발명은 버스트 데이터와 시스템 클럭의 동기를 위해 시스템 클럭의 위상을 정렬하는 장치에 있어서, 기준 클럭을 각각 지연하여 N개의 다중 위상 클럭으로 생성하는 클럭 생성부; 다중 위상 클럭을 이용하여 버스트 데이터를 샘플링하고 타이밍 정렬하는 샘플링부; 데이터 변화가 일어나는 다중 위상을 판별하도록 제어 신호에 따라 타이밍 정렬된 데이터의 각 비트를 이웃 비트와 연산하는 위상 비교부; 위상 비교부에서 출력되는 데이터를 누적하고 누적 결과를 선택신호로 매핑하는 신호 결정부; 선택신호에 따라 N개의 다중 위상 클럭 중 하나를 선택하는 멀티플렉서; 및 버스트 데이터의 시작을 알리는 신호 및 누적 결과를 이용하여 제어 신호를 출력하는 위상 비교부에 출력하는 제어부를 포함함을 특징으로 한다. | - |
dc.title | 클럭 위상 정렬 장치 및 그 방법 | - |
dc.title.alternative | Apparatus and method for aligning clock phase | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 이만섭 | - |
dc.contributor.nonIdAuthor | 강호용 | - |
dc.contributor.nonIdAuthor | 최현균 | - |
dc.contributor.nonIdAuthor | 이루다 | - |
dc.contributor.nonIdAuthor | 권율 | - |
dc.contributor.nonIdAuthor | 채상훈 | - |
dc.contributor.assignee | 한국전자통신연구원,한국정보통신대학교 산학협력단 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2007-0091150 | - |
dc.identifier.patentRegistrationNumber | 10-0895301-0000 | - |
dc.date.application | 2007-09-07 | - |
dc.date.registration | 2009-04-21 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.