DC Field | Value | Language |
---|---|---|
dc.contributor.author | 한철희 | ko |
dc.contributor.author | 이희덕 | ko |
dc.contributor.author | 김재관 | ko |
dc.date.accessioned | 2022-11-24T05:02:16Z | - |
dc.date.available | 2022-11-24T05:02:16Z | - |
dc.identifier.uri | http://hdl.handle.net/10203/300701 | - |
dc.description.abstract | 본 발명은 실리콘기판 앞면에 멤브레인 패턴을 형성하고 멤브레인 패턴을 통해 실리콘기판에 전류나 전압을 가하여 실리콘 기판 뒷면에서부터 전기화학적 식각이 일어나도록 하여, 실리콘 전체를 식각하면서 n-형 및 p-형 멤브레인이 형성되는 공정을 포함하는 실리콘 멤브레인의 제조방법에 관한 것이다. 본 발명의 방법에 의해 제조되는 실리콘 멤브레인은 다음과 같은 효과가 있다: 첫째, 실리콘 멤브레인 패턴을 기판의 앞면에 형성하므로 종래의 비등방성 식각방법과는 달리, 값이 싼 단면연마된 실리콘기판을 사용할 수 있다. 둘째, n-형 및 p-형 실리콘 멤브레인을 동시에 형성할 수 있으며, 따라서 NMOSFET과 PMOSFET을 동시에 형성할 수 있다. 셋째, 실리콘멤브레인 제조 시간이 매우 단축되므로 생산성이 증대된다. 넷째, 제조된 실리콘 멤브레인은 SOI형 소자에 응용이 적합하다. | - |
dc.title | 전기화학적 식각방법을 이용한 SOI형 소자의 제조방법 | - |
dc.title.alternative | MANUFACTURING METHOD FOR SOI TYPE MATERIAL THAT USE ELECTROCHEMICAL ETCHING METHOD | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 한철희 | - |
dc.contributor.nonIdAuthor | 이희덕 | - |
dc.contributor.nonIdAuthor | 김재관 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-1996-0017989 | - |
dc.identifier.patentRegistrationNumber | 10-0228720-0000 | - |
dc.date.application | 1996-05-27 | - |
dc.date.registration | 1999-08-11 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.