비이진 용량성 인터폴레이션 축차비교형 아날로그-디지털 변환기가 적용된 입력 버퍼 임베디드 이중 잔류 축차비교형 파이프라인 아날로그-디지털 변환기(An) input-buffer embedding dual-residue pipelined-SAR ADC with a nonbinary capacitive interpolation SAR ADC
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 류승탁 | - |
| dc.contributor.advisor | Ryu, Seung-Tak | - |
| dc.contributor.author | 임승용 | - |
| dc.date.accessioned | 2022-04-27T19:31:10Z | - |
| dc.date.available | 2022-04-27T19:31:10Z | - |
| dc.date.issued | 2021 | - |
| dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=963436&flag=dissertation | en_US |
| dc.identifier.uri | http://hdl.handle.net/10203/295975 | - |
| dc.description | 학위논문(석사) - 한국과학기술원 : 전기및전자공학부, 2021.8,[iv, 31 p. :] | - |
| dc.description.abstract | 본 논문은 두번째 단에 비이진 용량성 인터폴레이션 축차비교형 아날로그-디지털 변환기가 사용되고 입력 버퍼가 내장된 이중 잔류 축차 비교형 파이프라인 아날로그-디지털 변환기에 대한 연구이다. 제안하는 비이진 용량성 인터폴레이션의 노이즈 커플링에 강인한 구조로 인해, 두번째 단은 7-비트를 변환한다. 첫번째 단의 내장된 입력 버퍼는 입력 드라이빙의 부담을 감소시킨다. 프로토 타입 아날로그-디지털 변환기는 28nm CMOS 공정으로 진행되었으며 0.043mm2의 면적을 가지고 1V의 공급전압에서 동작한다. 120MS/s의 샘플링 속도와 나이퀴스트 입력 전압 조건에서 각각 54.28dB와 70.06dB의 SNDR과 SFDR을 가진다. | - |
| dc.language | kor | - |
| dc.publisher | 한국과학기술원 | - |
| dc.subject | 입력 버퍼▼a비이진 인터폴레이션▼a이중 잔류 축차비교형 파이프라인 아날로그-디지털 변환기▼a데이터 컨버터▼a노이즈 커플링 | - |
| dc.subject | Input buffer▼anonbinary interpolation▼adual-residue pipelined-SAR ADC▼adata converter▼anoise coupling | - |
| dc.title | 비이진 용량성 인터폴레이션 축차비교형 아날로그-디지털 변환기가 적용된 입력 버퍼 임베디드 이중 잔류 축차비교형 파이프라인 아날로그-디지털 변환기 | - |
| dc.title.alternative | (An) input-buffer embedding dual-residue pipelined-SAR ADC with a nonbinary capacitive interpolation SAR ADC | - |
| dc.type | Thesis(Master) | - |
| dc.identifier.CNRN | 325007 | - |
| dc.description.department | 한국과학기술원 :전기및전자공학부, | - |
| dc.contributor.alternativeauthor | Lim, Seung-Yong | - |
- Appears in Collection
- EE-Theses_Master(석사논문)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.