선형성 개선을 위한 수동 소자가 결합된 2 단자 소자Two Terminal Device Integrated with Passive Elements for Linearity Improvement
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 최신현 | ko |
| dc.contributor.author | 박시온 | ko |
| dc.date.accessioned | 2022-04-14T07:06:33Z | - |
| dc.date.available | 2022-04-14T07:06:33Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/292844 | - |
| dc.description.abstract | 본 발명의 일 실시예에 따른 선형성 개선을 위한 수동 소자가 결합된 2 단자 소자는, 2 단자 메모리 소자부; 및 상기 2 단자 메모리 소자부에 결합되어 상기 2 단자 메모리 소자부의 선형성을 개선하는 수동 소자부를 포함하며, 일정한 크기의 입력 펄스가 인가되며, 상기 수동 소자부에 의해 상기 입력 펄스의 크기가 조절되어 상기 2 단자 메모리 소자부에 인가될 수 있다. | - |
| dc.title | 선형성 개선을 위한 수동 소자가 결합된 2 단자 소자 | - |
| dc.title.alternative | Two Terminal Device Integrated with Passive Elements for Linearity Improvement | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 최신현 | - |
| dc.contributor.nonIdAuthor | 박시온 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2020-0053845 | - |
| dc.identifier.patentRegistrationNumber | 10-2381056-0000 | - |
| dc.date.application | 2020-05-06 | - |
| dc.date.registration | 2022-03-28 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.