패리티 검사 연접 극 부호의 설계 방법 및 그 장치METHOD FOR CONSTRUCTING PARITY-CHECK CONCATENATED POLAR CODES AND APPARATUS THEREFOR
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 하정석 | ko |
| dc.contributor.author | 오경목 | ko |
| dc.date.accessioned | 2021-02-15T05:30:23Z | - |
| dc.date.available | 2021-02-15T05:30:23Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/280717 | - |
| dc.description.abstract | 패리티 검사 연접 극 부호의 설계 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 극 부호 설계 방법은 부호 길이, 메시지 길이 및 채널 정보를 수신하는 단계; 상기 수신된 부호 길이, 메시지 길이 및 채널 정보에 기초하여 극 부호의 정보 집합(information set)과 패리티 집합(parity set)을 생성하는 단계; 및 상기 생성된 정보 집합 및 패리티 집합에 기초하여 상기 정보 집합의 원소들을 포함하는 패리티 노드를 생성하는 단계를 포함한다. | - |
| dc.title | 패리티 검사 연접 극 부호의 설계 방법 및 그 장치 | - |
| dc.title.alternative | METHOD FOR CONSTRUCTING PARITY-CHECK CONCATENATED POLAR CODES AND APPARATUS THEREFOR | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 하정석 | - |
| dc.contributor.nonIdAuthor | 오경목 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2019-0078570 | - |
| dc.identifier.patentRegistrationNumber | 10-2213345-0000 | - |
| dc.date.application | 2019-07-01 | - |
| dc.date.registration | 2021-02-02 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.