DC Field | Value | Language |
---|---|---|
dc.contributor.author | 유회준 | ko |
dc.contributor.author | 이진수 | ko |
dc.date.accessioned | 2020-12-02T04:30:31Z | - |
dc.date.available | 2020-12-02T04:30:31Z | - |
dc.identifier.uri | http://hdl.handle.net/10203/277915 | - |
dc.description.abstract | 본 발명의 스테레오 영상 매칭을 위한 에너지 효율적인 SRAM 구조에 따르면, Stereo Vision Processing 에서 2개의 좌/우 이미지를 Matching 하고 Cost 계산을 효율적으로 하기 위하여 기존 SRAM의 비트라인 구조를 계층적으로 설계하여 비트라인의 에너지 소모를 줄어들 수 있도록 하는 것으로, 2개의 SRAM Cell Array 사이에 Matching Cost를 계산하는 열(Column) 단위의 회로를 기존 I/O회로에서 대처하여 SRAM 내부에서 Matching Cost를 계산할 수 있을 뿐만 아니라 SRAM 데이터 Access시에 로컬 배열의 비트라인만 접근을 하여 글로벌 비트라인으로 소모되는 전력을 줄이도록 하고, 또한 큰 커패시턴스(Capacitance)를 가지는 글로벌 비트라인의 전하를 재사용을 하여 전력 소모를 줄이도록 함으로써 면적 효율 및 에너지 효율을 높일 수 있도록 하는 효과가 있다. | - |
dc.title | 스테레오 영상 매칭을 위한 에너지 효율적인 SRAM 구조 | - |
dc.title.alternative | Energy Efficient SRAM Architecture for Stereo Vision Matching | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 유회준 | - |
dc.contributor.nonIdAuthor | 이진수 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2018-0044679 | - |
dc.identifier.patentRegistrationNumber | 10-2111685-0000 | - |
dc.date.application | 2018-04-17 | - |
dc.date.registration | 2020-05-11 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.